特許
J-GLOBAL ID：200903075101823089

不揮発性半導体記憶装置及びその製造方法

発明者：
国谷 卓司

国谷 卓司 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-127615
公開番号（公開出願番号）：特開2008-283095
出願日： 2007年05月14日
公開日（公表日）： 2008年11月20日
要約：
【課題】メモリセル間の容量結合を低減して浮遊ゲート間干渉を抑制することができる不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】半導体基板10、半導体基板10上に形成された第1の絶縁膜11、半導体基板10上に第1の絶縁膜11を介して形成された浮遊ゲート12、この浮遊ゲート12上に形成された第2の絶縁膜13及び浮遊ゲート上に第2の絶縁膜13を介して形成された制御ゲート14を有する複数のメモリセルMCと、半導体基板10に形成されゲート幅方向に隣接するメモリセルMC間を分離するゲート長方向に延びる素子分離絶縁膜17と、素子分離絶縁膜17の上で且つゲート幅方向に隣接する浮遊ゲート12間に形成された空隙部22とを有する。【選択図】図3
請求項（抜粋）：
半導体基板、この半導体基板上に形成された第1の絶縁膜、前記半導体基板上に前記第1の絶縁膜を介して形成された浮遊ゲート、この浮遊ゲート上に形成された第2の絶縁膜及び前記浮遊ゲート上に前記第2の絶縁膜を介して形成された制御ゲートを有する複数のメモリセルと、 前記半導体基板に形成されゲート幅方向に隣接する前記メモリセル間を分離するゲート長方向に延びる素子分離絶縁膜と、 前記素子分離絶縁膜の上で且つ前記ゲート幅方向に隣接する前記浮遊ゲート間に形成された空隙部と を備えたことを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L27/10 434 ,  H01L29/78 371
Fターム (38件)：
5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP55 ,  5F083EP56 ,  5F083EP76 ,  5F083GA03 ,  5F083GA11 ,  5F083GA27 ,  5F083JA04 ,  5F083JA56 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083KA17 ,  5F083LA11 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083NA01 ,  5F083NA06 ,  5F083PR05 ,  5F083PR40 ,  5F101BA22 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BC01 ,  5F101BD02 ,  5F101BD10 ,  5F101BD22 ,  5F101BD34 ,  5F101BD35 ,  5F101BE07 ,  5F101BF08 ,  5F101BH13 ,  5F101BH19
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM