半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (6件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 村松貞男 , 橋本良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-148132
公開番号（公開出願番号）：特開2004-349650
出願日： 2003年05月26日
公開日（公表日）： 2004年12月09日
要約：

【課題】微細化に伴う浮遊ゲート電極間の浮遊容量の増加を抑制できる不揮発性メモリセルをを実現すること。【解決手段】不揮発性メモリセルは、トンネル絶縁膜4、浮遊ゲート電極5、制御ゲート電極6および電極間絶縁膜7を備え、不揮発性メモリセルのチャネル幅方向において、浮遊ゲート電極5の幅が、不揮発性メモリセルの高さ方向に変化し、かつ、浮遊ゲート電極5の底面よりも上の領域と浮遊ゲート電極5の上面よりも下の領域との間で、最小となっている。【選択図】図2

請求項（抜粋）：

半導体基板と、前記半導体基板上に設けられた不揮発性メモリセルとを具備してなる半導体装置であって、前記不揮発性メモリセルは、前記半導体基板上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた浮遊ゲート電極と、前記浮遊ゲート電極の上方に設けられた制御ゲート電極と、前記制御ゲート電極と前記浮遊ゲート電極との間に設けられた電極間絶縁膜とを備え、前記不揮発性メモリセルのチャネル幅方向またはチャネル長方向において、前記浮遊ゲート電極の幅は、前記不揮発性メモリセルの高さ方向に変化し、かつ、前記浮遊ゲート電極の底面よりも上の領域と前記浮遊ゲート電極の上面よりも下の領域との間で、最小となっていることを特徴とする半導体装置。

IPC (4件)：

H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (24件)：

5F083EP03 , 5F083EP23 , 5F083EP55 , 5F083ER21 , 5F083GA11 , 5F083GA22 , 5F083JA02 , 5F083JA04 , 5F083JA06 , 5F083JA35 , 5F083JA39 , 5F083JA53 , 5F083NA01 , 5F083PR12 , 5F083PR14 , 5F083PR21 , 5F083PR40 , 5F101BA12 , 5F101BA29 , 5F101BA36 , 5F101BD35 , 5F101BE07 , 5F101BF08 , 5F101BH03

引用特許：

審査官引用 (9件)

セルフアライン-シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法
公報種別：公開公報出願番号：特願2001-223558 出願人：三星電子株式会社
半導体装置および半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-327246 出願人：株式会社東芝
特開平3-034577

全件表示

前のページに戻る