特許
J-GLOBAL ID:200903076482827448

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平11-297410
公開番号(公開出願番号):特開2001-118877
出願日: 1999年10月19日
公開日(公表日): 2001年04月27日
要約:
【要約】【課題】本発明は複数の半導体素子が積層された構造を有する半導体装置及びその製造方法に関し、信頼性の向上と小型化を共に実現することを課題とする。【解決手段】基板33上に積層された第1乃至第3の半導体素子22〜24と、各半導体素子22〜24間、及び半導体素子24と基板33とを接続するワイヤ30〜32とを有する半導体装置に関する。第1のワイヤ30は、最上部に位置する第1の半導体素子22の電極27と第2の半導体素子23の電極28とを接続する。第2のワイヤ31は、第2の半導体素子23の電極28と第3の半導体素子24の電極29とを接続する。第3のワイヤ32は、第3の半導体素子24の電極29と基板33のボンディングパッド34とを接続する。また、第1のワイヤ30と電極28との間、第2のワイヤ31と電極29との間にスタッドバンプ36,37 を設け、各ワイヤ31,32 と各半導体素子24,25 との間に間隙を形成し、両者が短絡することを防止する。
請求項(抜粋):
基材上に積層された複数の半導体素子と、前記複数の半導体素子の内、一の半導体素子に形成された電極と当該一の半導体素子上に直接積層された他の半導体素子に形成された電極との間、及び前記基材と当該基材上に直接積層された半導体素子に形成された電極との間を電気的に接続するワイヤとを具備し、かつ、少なくとも前記一の半導体素子に形成された電極または前記他の半導体素子に形成された電極のいずれか一方と前記ワイヤの接合部との間、及び前記基材上に直接積層された半導体素子に形成された電極と前記ワイヤの接合部との間に導電性材料よりなるスペーサ部材を配設し、該スペーサ部材により、前記ワイヤと前記半導体素子との間に間隙が形成されるよう構成したことを特徴とする半導体装置。
Fターム (7件):
5F044AA02 ,  5F044AA12 ,  5F044AA18 ,  5F044CC01 ,  5F044CC05 ,  5F044EE06 ,  5F044FF09
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る