特許
J-GLOBAL ID：200903077158253508

半導体装置およびその製造方法

発明者：
原田 佳幸

原田 佳幸 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-257180
公開番号（公開出願番号）：特開2001-085448
出願日： 1999年09月10日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】 高信頼で高周波動作に適した半導体装置およびその製造方法を提供すること。【解決手段】 ゲート電極107を含む複数の電極が形成された半導体基板100と、ゲート電極107表面の少なくとも一部に接して形成された等方性エッチングに対し耐性をもつ絶縁膜105とで構成されている。
請求項（抜粋）：
ゲート電極を含む複数の電極が形成された半導体基板と、前記ゲート電極表面の少なくとも一部に接して形成された等方性エッチングに対し耐性をもつ絶縁膜とを具備した半導体装置。
IPC (3件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 29/778
FI (2件)：
H01L 29/80 F ,  H01L 29/80 H
Fターム (22件)：
5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL04 ,  5F102GM06 ,  5F102GN05 ,  5F102GN06 ,  5F102GQ02 ,  5F102GQ03 ,  5F102GR04 ,  5F102GR09 ,  5F102GR10 ,  5F102GS02 ,  5F102GS04 ,  5F102GT03 ,  5F102GT05 ,  5F102GV07 ,  5F102HC16 ,  5F102HC19 ,  5F102HC21
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM