半導体装置の製造方法、及び本方法により製造される半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：桑垣衛
公報種別：公表公報
出願番号（国際出願番号）：特願2007-502815
公開番号（公開出願番号）：特表2007-528604
出願日： 2005年02月10日
公開日（公表日）： 2007年10月11日
要約：

半導体装置を形成する方法は、半導体基板であって、パターニング済み配線層(120,520,1020,1620)が当該半導体基板の上に形成される構成の半導体基板(110,510,1010,1610)を設ける工程と、第1誘電体材料(130,530,1030,1630)を配線層の上に堆積させる工程と、第1電極材料(140,540,1040,1640)を第1誘電体材料の上に堆積させる工程と、第2誘電体材料(150,550,1050,1650)を第1電極材料の上に堆積させる工程と、第2電極材料(160,560,1060,1660)を第2誘電体材料の上に堆積させる工程と、第2電極材料をパターニングして第1キャパシタ(210,710,1310,1615)の上部電極(211,611,1111,1611)を形成する工程と、そして第1電極材料をパターニングして第2キャパシタ(220,720,1320,1625)の上部電極(221,721,1221,1621)を形成し、第1キャパシタの一の電極(212,712,1212,1612)を形成し、そして抵抗体(230,730,1330)を画定する工程と、を含む。

請求項（抜粋）：

パターニング済み配線層が当該半導体基板の上に形成される構成の半導体基板を設ける工程と、第1誘電体材料をパターニング済み配線層の上に堆積させる工程と、第1電極材料を第1誘電体材料の上に堆積させる工程と、第2誘電体材料を第1電極材料の上に堆積させる工程と、第2電極材料を第2誘電体材料の上に堆積させる工程と、第2電極材料をパターニングして第1キャパシタの上部電極を形成する工程と、第1電極材料をパターニングして、第2キャパシタの一の電極、及び第1キャパシタの一の電極を形成するとともに抵抗体を画定する工程とを備える、半導体装置の製造方法。

IPC (4件)：

H01L 21/822 , H01L 27/04 , H01L 21/320 , H01L 23/52

FI (3件)：

H01L27/04 C , H01L21/88 Z , H01L27/04 P

Fターム (18件)：

5F033HH11 , 5F033HH21 , 5F033HH32 , 5F033KK11 , 5F033KK21 , 5F033KK32 , 5F033MM01 , 5F033RR03 , 5F033RR06 , 5F033VV09 , 5F033VV10 , 5F038AC05 , 5F038AC15 , 5F038AC16 , 5F038AR06 , 5F038CD18 , 5F038EZ03 , 5F038EZ20

引用特許：

審査官引用 (5件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2000-089290 出願人：株式会社東芝
配線基板およびその製造方法
公報種別：公開公報出願番号：特願平11-116752 出願人：株式会社デンソー, 京セラ株式会社
受動素子を有する半導体デバイスおよびそれを作製する方法
公報種別：公表公報出願番号：特願2002-521340 出願人：モトローラ・インコーポレイテッド

全件表示

前のページに戻る