特許
J-GLOBAL ID：200903077352617820

半導体装置

発明者：
上原 英敬

上原 英敬 について

, 
那須 信敬

那須 信敬 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-102605
公開番号（公開出願番号）：特開2000-294751
出願日： 1999年04月09日
公開日（公表日）： 2000年10月20日
要約：
【要約】【目的】 本発明は、半導体装置におけるチップ面積が増大するのを抑制しながら、半導体装置における内部電源電圧の安定化を向上させることができる半導体装置を提供することを目的とする。【構成】 本発明は、外部電源電圧EVCCと接地電圧VSSとの間に設けられた、半導体装置の内部回路を駆動させるために必要な内部電源電圧IVCCを発生させるための内部電源電圧発生回路(降圧回路)101と、内部電源電圧IVCCと接地電圧VSSとの間に設けられた、内部電源電圧IVCCよりも高いブースト電圧VBSTを発生させる昇圧回路102と、ブースト電圧VBSTと接地電圧との間に設けられた、ブースト電圧VBSTを安定させるためのキャパシタ103とを有し、このキャパシタ103が、接地電圧VSSが印加されるP型半導体基板106と、メモリセル111が形成されたP型ウエル領域108を内部に有し、かつ内部電源電圧IVCCが印加されるN型ウエル領域107とで構成されたことを特徴とする半導体装置である。
請求項（抜粋）：
外部電源電圧に基づいて、半導体装置内部で前記外部電源電圧よりも低い内部電源電圧を発生させる降圧回路と、前記内部電源電圧に基づいて、前記内部電源電圧よりも高い昇圧電圧を発生させる昇圧回路と、接地電圧が与えられる第1導電型の半導体基板と、前記半導体基板内に形成され、かつ前記昇圧電圧が与えられる第2導電型の第1ウエル領域と、前記第1ウエル領域内に形成された第1導電型の第2ウエル領域と、前記第2ウエル領域上に形成されたメモリセルとを有することを特徴とする半導体装置。
IPC (3件)：
H01L 27/108 ,  H01L 21/8242 ,  G11C 11/407
FI (3件)：
H01L 27/10 681 F ,  G11C 11/34 354 F ,  H01L 27/10 621 Z
Fターム (12件)：
5B024AA03 ,  5B024AA07 ,  5B024BA13 ,  5B024BA27 ,  5B024CA10 ,  5B024CA27 ,  5F083AD21 ,  5F083GA09 ,  5F083GA11 ,  5F083LA03 ,  5F083LA09 ,  5F083ZA08
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM