特許

J-GLOBAL ID：200903077426922558

半導体装置及びその製造方法

発明者： 杉井 信之 ,  中川 清和 ,  山口 伸也 ,  朴 成基
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-261776
公開番号（公開出願番号）：特開2002-076334
出願日： 2000年08月30日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】 Siおよびこれと同族元素であるGe等の組合せを用いて、低消費電力で高速な電界効果トランジスタを有する半導体装置を提供する。【解決手段】 SiGeの歪印加層とその上に堆積されたSiの歪半導体層との間の界面、又はSiの歪半導体層とその上のゲート絶縁層との間の界面の粗度を適切な値に小さくし、Siの歪半導体層にMOSFETを形成する。

請求項（抜粋）：

基板表面部に形成されたSiGe領域、上記SiGe領域上に形成された100nm以下の厚さのSi層、及び上記Si層の表面に絶縁膜を介して設けられたゲート電極からなり、上記Si層と上記絶縁膜との間の界面が少なくとも上記ゲート電極下の領域にわたって0.1平方ナノメートル以下の粗度パワー分布特性をもって平坦化されていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/205 ,  H01L 29/786

FI (3件)：

H01L 21/205 ,  H01L 29/78 301 B ,  H01L 29/78 618 B

Fターム (41件)：

5F040DA01 ,  5F040DA02 ,  5F040DB03 ,  5F040DC01 ,  5F040EC07 ,  5F040EE06 ,  5F040EK05 ,  5F040EM10 ,  5F040FA03 ,  5F040FC05 ,  5F040FC10 ,  5F040FC21 ,  5F045AA07 ,  5F045AB01 ,  5F045AB02 ,  5F045AF03 ,  5F045CA05 ,  5F045DA52 ,  5F045GH10 ,  5F045HA12 ,  5F045HA15 ,  5F110AA01 ,  5F110AA09 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG19 ,  5F110GG24 ,  5F110GG44 ,  5F110GG52 ,  5F110HJ13 ,  5F110NN02 ,  5F110NN62 ,  5F110NN65

引用特許：

審査官引用 (4件)

• 半導体装置,半導体装置の製造方法,半導体基板および半導体基板の製造方法
  公報種別：公開公報   出願番号：特願平10-197911   出願人：株式会社日立製作所
• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-145533   出願人：ソニー株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-127127   出願人：三菱電機株式会社
• MOS型ヘテロ構造、該構造を備えた半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-260737   出願人：松下電器産業株式会社