特許
J-GLOBAL ID：200903078181659615

電界効果型トランジスタとその製造方法

発明者：
井上 雄介

井上 雄介 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2005-062329
公開番号（公開出願番号）：特開2006-245474
出願日： 2005年03月07日
公開日（公表日）： 2006年09月14日
要約：
【課題】 ゲート-ドレイン間の耐圧を維持しつつ、使用可能な周波数帯域を広めることが可能な電界効果型トランジスタとその製造方法を提供すること。【解決手段】 半導体基板10と、半導体基板10の上に形成されたゲート電極14aと、ゲート電極14aの両脇の半導体基板10上にそれぞれ形成されたソース電極30a及びドレイン電極30bと、ソース電極30aの横から延びてゲート電極14aを上方から横断し、ゲート幅方向に互いに間隔がおかれた複数のエアブリッジ30cと、ゲート電極14aとドレイン電極30bとの間において複数のエアブリッジ30cの先端を連結し、エアブリッジ30cと共にソースウォールを構成する導電体30dと、を有することを特徴とする電界効果型トランジスタによる。【選択図】 図19
請求項（抜粋）：
半導体基板と、 前記半導体基板の上に形成されたゲート電極と、 前記ゲート電極の両脇の前記半導体基板上にそれぞれ形成されたソース電極及びドレイン電極と、 前記ソース電極の横から延びて前記ゲート電極を上方から横断し、ゲート幅方向に互いに間隔がおかれた複数のエアブリッジと、 前記ゲート電極と前記ドレイン電極との間において前記複数のエアブリッジの先端を連結し、前記エアブリッジと共にソースウォールを構成する導電体と、 を有することを特徴とする電界効果型トランジスタ。
IPC (2件)：
H01L 29/812 ,  H01L 21/338
FI (1件)：
H01L29/80 B
Fターム (21件)：
5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GJ06 ,  5F102GL04 ,  5F102GR06 ,  5F102GR11 ,  5F102GR12 ,  5F102GS02 ,  5F102GT03 ,  5F102GV01 ,  5F102GV05 ,  5F102GV07 ,  5F102HC11 ,  5F102HC19 ,  5F102HC30
引用特許：
出願人引用 (3件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM