特許
J-GLOBAL ID：200903078465558169

薄膜トランジスタ

発明者：
平尾 孝

平尾 孝 について

, 
古田 守

古田 守 について

, 
古田 寛

古田 寛 について

, 
松田 時宜

松田 時宜 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2005-255737
公開番号（公開出願番号）：特開2007-073563
出願日： 2005年09月02日
公開日（公表日）： 2007年03月22日
要約：
【課題】 酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜層として用いるトップゲート構造のTFTにおいて、半導体薄膜層の少なくとも表面に酸素を構成元素に含む化合物あるいは酸素をドーピングされた化合物による被覆を行うことにより、ZnO成分の還元あるいは脱離を抑制し、半導体薄膜層の低抵抗化によるソース・ドレイン間の短絡やリーク電流の発生を抑制し得る薄膜トランジスタの提供。【解決手段】 酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜層として用いるトップゲート型薄膜トランジスタにおいて、前記半導体薄膜層全表面を被覆するゲート絶縁膜が形成されている構造を有し、前記ゲート絶縁膜の少なくとも前記半導体薄膜層の表面に接する領域は、酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜により形成されていることを特徴とする薄膜トランジスタ。【選択図】 図1
請求項（抜粋）：
酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜層として用いるトップゲート型薄膜トランジスタにおいて、前記半導体薄膜層全表面を被覆するゲート絶縁膜が形成されている構造を有し、前記ゲート絶縁膜の少なくとも前記半導体薄膜層の表面に接する領域は、酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜により形成されていることを特徴とする薄膜トランジスタ。
IPC (3件)：
H01L 29/786 ,  H01L 21/28 ,  H01L 29/417
FI (5件)：
H01L29/78 617T ,  H01L29/78 618B ,  H01L29/78 617U ,  H01L21/28 301R ,  H01L29/50 M
Fターム (53件)：
4M104AA09 ,  4M104BB02 ,  4M104BB03 ,  4M104BB04 ,  4M104BB05 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB21 ,  4M104BB26 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F110AA01 ,  5F110AA06 ,  5F110AA07 ,  5F110BB01 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110EE04 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF30 ,  5F110GG01 ,  5F110GG25 ,  5F110GG35 ,  5F110GG43 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK21 ,  5F110HK22 ,  5F110HK33 ,  5F110HL04 ,  5F110HL23 ,  5F110HM02 ,  5F110NN72 ,  5F110QQ02
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM