特許
J-GLOBAL ID：200903078515832631

情報処理システム及びアクセス方法

発明者：
青木 誠

青木 誠 について

, 
林 崇博

林 崇博 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 井上 学
公報種別：公開公報
出願番号（国際出願番号）：特願2004-338353
公開番号（公開出願番号）：特開2006-154880
出願日： 2004年11月24日
公開日（公表日）： 2006年06月15日
要約：
【課題】IO要求のスループットを向上させる。【解決手段】情報処理装置とストレージ装置に設定された複数の論理ユニットのそれぞれが、複数の論理的なパスで接続されたシステムにおいて、情報処理装置は、データのミラーリングを行うために複数の論理ユニットに対してデータの書き込み要求を発行する。また情報処理装置は、パスの状態を監視し、パスの状態変化があったときに論理ユニットに接続された正常なパスを求めて読出し要求の対象となる論理ユニットを決定し、決定された論理ユニットに対してデータの読出し要求を発行する。【選択図】図1
請求項（抜粋）：
記憶領域を有するストレージ装置と、 前記ストレージ装置と接続され、アクセス要求を発行する情報処理装置と 情報処理装置から発行されたアクセス要求を前記記憶領域に伝達するための複数のアクセス経路を有する情報処理システムであって、 前記情報処理装置は、 同一のデータが書き込まれる複数の記憶領域を対応付けて記憶する記憶装置と、 前記記憶領域へのアクセス経路の状態変化を検出したときに、割当可能なアクセス経路が多い記憶領域をデータの読出し要求の対象とする処理部とを有することを特徴とする情報処理システム。
IPC (4件)：
G06F 13/00 ,  G06F 3/06 ,  G06F 12/00 ,  G06F 13/10
FI (5件)：
G06F13/00 301P ,  G06F3/06 304E ,  G06F12/00 514E ,  G06F12/00 545A ,  G06F13/10 340A
Fターム (20件)：
5B014EA04 ,  5B014EB04 ,  5B014HA13 ,  5B065BA01 ,  5B065CC08 ,  5B065CH13 ,  5B082AA01 ,  5B082DC05 ,  5B083AA01 ,  5B083BB03 ,  5B083CC04 ,  5B083CD11 ,  5B083DD09 ,  5B083DD13 ,  5B083EE04 ,  5B083EE05 ,  5B083EE06 ,  5B083EE10 ,  5B083EE11 ,  5B083GG04
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM