特許
J-GLOBAL ID:200903078810454487
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
前田 弘 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-100406
公開番号(公開出願番号):特開平10-294331
出願日: 1997年04月17日
公開日(公表日): 1998年11月04日
要約:
【要約】【課題】 半導体素子,インピーダンス整合回路を含むモジュールを複数個集めて構成しながらインピーダンスのミスマッチのない半導体装置を実現する。【解決手段】 ポリイミド等の第1誘電体膜10の裏面に第1グランド層9を形成し、表面に第1配線層6を形成して母基板5を構成する。母基板5の上に、アンテナ部1と、低雑音増幅器等の高周波数帯回路モジュール2と、ダウンコンバータ等の中間周波数帯回路モジュール3と、増幅器等の低周波数帯回路モジュール4と、外部リード7と、電源ノイズ除去用のチップコンデンサ8とが形成されており、これらは第1配線層6によって接続されている。各回路モジュール2-4はバンプ実装法によって母基板5上に搭載されているので、モジュールとの接続部における第1配線層6のインピーダンスを一定に制御することが容易となる。半導体装置内に大容量のチップコンデンサ8を組み込むことも容易となる。
請求項(抜粋):
グランド層と、該グランド層の上に形成された誘電体膜と、該誘電体膜の上に形成されパッド領域を有する第1配線層とを有する母基板と、モジュール基板上に、半導体素子と、該半導体素子に接続されパッド領域及びインピーダンス整合回路を含む第2配線層とを形成してなる少なくとも1つの半導体回路モジュールとを備え、上記半導体回路モジュールは上記第2配線層を下に向けた状態で上記母基板上に搭載されていて、上記第1配線層のパッド領域と上記第2配線層のパッド領域との間がバンプを介して接続されていることを特徴とする半導体装置。
IPC (7件):
H01L 21/60 311
, H01L 25/00
, H01L 27/01 301
, H01P 5/08
, H01Q 1/24
, H01Q 13/08
, H03F 3/60
FI (8件):
H01L 21/60 311 R
, H01L 25/00 A
, H01L 25/00 B
, H01L 27/01 301
, H01P 5/08 L
, H01Q 1/24 Z
, H01Q 13/08
, H03F 3/60
引用特許:
審査官引用 (8件)
-
テープキャリアパッケージ
公報種別:公開公報
出願番号:特願平6-088137
出願人:日本電気株式会社
-
フリップチップICの実装構造
公報種別:公開公報
出願番号:特願平5-018497
出願人:沖電気工業株式会社
-
マルチチップパッケージ
公報種別:公開公報
出願番号:特願平3-319526
出願人:日本電気株式会社
-
高周波モジュール
公報種別:公開公報
出願番号:特願平4-207830
出願人:株式会社日立製作所, 日立電子株式会社, 株式会社日立画像情報システム
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平7-017257
出願人:富士通株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平6-067127
出願人:松下電器産業株式会社
-
特開平4-259231
-
半導体チツプ接続装置
公報種別:公開公報
出願番号:特願平3-245102
出願人:新光電気工業株式会社
全件表示
前のページに戻る