特許
J-GLOBAL ID:200903079054250240

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平7-042612
公開番号(公開出願番号):特開平8-139092
出願日: 1995年02月08日
公開日(公表日): 1996年05月31日
要約:
【要約】【目的】 バリアメタル層のバリア性を向上させることができ、素子特性の向上や配線の信頼性向上等をはかり得る半導体装置を提供すること。【構成】 半導体基板11上に形成されたSiO2 膜12の溝にCuの埋込み配線15が形成された半導体装置において、Cu配線15の底面及び側面に、TiとSiとNの3元化合物からなるバリアメタル層14を形成し、且つこのバリアメタル層14におけるSiの組成比をTiの組成比よりも大きくしたことを特徴とする。
請求項(抜粋):
電極又は配線層の少なくとも底面に高融点金属とシリコンと窒素からなる3元化合物のバリアメタル層を設け、且つこのバリアメタル層におけるシリコンの組成比を高融点金属の組成比よりも大きくしてなることを特徴とする半導体装置。
IPC (3件):
H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/28
FI (2件):
H01L 21/88 R ,  H01L 21/88 M
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る