特許
J-GLOBAL ID：200903079812604652
低いホール密度を有する薄層を得るための方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
山田 行一
, 野田 雅一
公報種別：公表公報
出願番号（国際出願番号）：特願2007-547685
公開番号（公開出願番号）：特表2008-526010
出願日： 2004年12月28日
公開日（公表日）： 2008年07月17日
要約：
本発明は、支持基板上に移転すべきドナー基板の部分の厚さを決定する方法であって、前記部分はその後に少なくとも1つの操作を含む選択された仕上げシーケンスを受けるものとする方法において、移転された前記部分が、前記仕上げシーケンスの各操作後に、前記最大密度より低い致命ホールの密度を呈するように、かつ、前記仕上げシーケンスの全部が達成された後に、前記選択された厚さに到達するように移転すべき最小厚さが決定されることを特徴とする方法を提案する。【選択図】 図9
請求項（抜粋）：
ドナー基板の厚さ内に、脆化領域を生成するステップと、
前記ドナー基板を、支持基板に密着して配置するステップと、
前記ドナー基板の一部を前記支持基板上に移転するために、前記ドナー基板を前記脆化領域の高さで剥離し、それによって中間構造を形成するステップと
を含む、基板上の半導体材料の薄層を備える最終構造を製造する方法において、
前記最終構造の前記薄層が到達すべき厚さを選択するステップと、
前記最終構造の前記薄層内に観察される致命ホールの最大密度を選択するステップと、
剥離後に得られる前記中間構造に対して行うべき、少なくとも1つの操作を含む仕上げシーケンスを選択するステップと、
前記支持基板上に移転すべき前記ドナー基板の前記部分が、
前記仕上げシーケンスの各操作後に、前記最大密度より低い致命ホールの密度を呈するように、かつ、
前記仕上げシーケンスを達成した後、前記選択された厚さに到達するように、
前記部分の最小厚さを決定するステップと
をさらに含むことを特徴とする方法。
IPC (3件)：
H01L 21/02
, H01L 27/12
, H01L 21/265
H01L27/12 B
, H01L21/265 Q
, H01L21/02 B
