特許
J-GLOBAL ID：200903080709929908

マイクロコンピュータ

発明者：
横山 和弘

横山 和弘 について

, 
柴山 雄一

柴山 雄一 について

, 
永富 由章

永富 由章 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2002-278388
公開番号（公開出願番号）：特開2004-118376
出願日： 2002年09月25日
公開日（公表日）： 2004年04月15日
要約：
【課題】マイクロコンピュータの製造コスト、製造期間を低減し、さらにチップサイズの増大を抑制する。【解決手段】第1の端子1a及び第2の端子1bは、水晶発振子が接続される。第1のパッド2a及び第2のパッド2bは、サブクロックを内部出力させる場合に、第1の端子1a及び前記第2の端子1bとボンディング接続される。メインクロック出力回路3aは、メインクロックMCLKを出力する。サブクロック出力回路3bは、メインクロック出力回路3aと共通のマスクで形成される。サブクロック出力回路3bは、第1のパッド2a及び第2のパッド2bと接続され、第1の端子1a及び第2の端子1bに接続される水晶発振子の振動周波数に基づいてサブクロックSCLKを出力する。【選択図】 図1
請求項（抜粋）：
サブクロックの内部出力を製造時に選択するマイクロコンピュータにおいて、 外部に設けられた発振素子が接続される第1の端子及び第2の端子と、 サブクロックを内部出力させる場合に、前記第1の端子及び前記第2の端子とボンディング接続される第1のパッド及び第2のパッドと、 メインクロックを内部出力するメインクロック出力回路と、 前記第1のパッド及び前記第2のパッドと接続され、前記発振素子の振動周波数に基づいて前記サブクロックを出力する、前記メインクロック出力回路と共通のマスクで形成されたサブクロック出力回路と、 を有することを特徴とするマイクロコンピュータ。
IPC (3件)：
G06F15/78 ,  G06F1/06 ,  H01L21/60
FI (4件)：
G06F15/78 510P ,  G06F15/78 510E ,  H01L21/60 301N ,  G06F1/04 310Z
Fターム (10件)：
5B062AA01 ,  5B062AA02 ,  5B062EE06 ,  5B062HH02 ,  5B079AA07 ,  5B079BC04 ,  5B079DD13 ,  5F044EE02 ,  5F044EE20 ,  5F044EE21
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM