出力回路

発明者：
出願人/特許権者： ,
代理人 (1件)：三好秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-063998
公開番号（公開出願番号）：特開2000-260884
出願日： 1999年03月10日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】回路素子の耐圧よりも高い電圧が外部のバスより印加されても、耐圧オーバーによる回路素子の破壊を阻止すること。【解決手段】 3Vの電源VDDがオフの時、外部バスを通してパッドに5Vの電圧が印加された場合、ゲートとドレインがパッドに接続されたNMOSトランジスタ12を通して、NMOSトランジスタ11のゲートに3.5Vの電圧を印加することにより、NMOSトランジスタ11のゲート酸化膜に5Vの電圧が掛からないようにし、同時に、NMOSトランジスタ11、12に3V以上の電圧が掛からないようにして、これらNMOSトランジスタ11、12の破壊を防止することができる。又、この時、NMOSトランジスタ11がオンになることにより、出力部のノードN12に2.8Vの電圧が出るが、この時、PMOSトランジスタ102及びPMOSトランジスタ104により、ノードN12から電源VDDに電流が流れ込まないようにする。

請求項（抜粋）：

高電位電源をソースとするプルアップ回路及び低電位電源をソースとするプルダウン回路から成る出力部を有し、前記出力部から出力される出力信号を第1のNMOSトランジスタを介してパッドに出力する出力回路において、前記パッドにドレイン及びゲートを接続すると共に、前記第1のNMOSトランジスタのゲートにソースを接続した第2のNMOSトランジスタを具備し、前記出力回路の高電位電源がオフされた状態で、前記パッドに電圧が印加された場合、前記第2のNMOSトランジスタを通して前記第1のNMOSトランジスタのゲートに前記パッドに印加された電圧に応じた電圧を印加することを特徴とする出力回路。

IPC (6件)：

H01L 21/8238 , H01L 27/092 , H01L 27/04 , H01L 21/822 , H03K 19/0175 , H03K 19/003

FI (4件)：

H01L 27/08 321 H , H03K 19/003 E , H01L 27/04 H , H03K 19/00 101 F

Fターム (33件)：

5F038BG03 , 5F038BH02 , 5F038BH07 , 5F038BH12 , 5F038CD05 , 5F038DF01 , 5F038EZ01 , 5F038EZ08 , 5F038EZ20 , 5F048AA02 , 5F048AA05 , 5F048AB07 , 5F048AB10 , 5F048AC03 , 5F048AC10 , 5F048BA01 , 5F048CC01 , 5F048CC09 , 5F048CC16 , 5F048CC19 , 5J032AB02 , 5J032AC18 , 5J056AA04 , 5J056AA11 , 5J056BB46 , 5J056CC21 , 5J056DD13 , 5J056DD28 , 5J056EE03 , 5J056EE04 , 5J056EE07 , 5J056EE11 , 5J056FF08

引用特許：

出願人引用 (8件)

バッファ回路
公報種別：公開公報出願番号：特願平7-203645 出願人：三菱電機株式会社
特開平4-243321
半導体集積回路
公報種別：公開公報出願番号：特願平4-215798 出願人：日本電気株式会社

全件表示

審査官引用 (10件)

バッファ回路
公報種別：公開公報出願番号：特願平7-203645 出願人：三菱電機株式会社
特開平4-243321
半導体集積回路
公報種別：公開公報出願番号：特願平4-215798 出願人：日本電気株式会社

全件表示

前のページに戻る