特許
J-GLOBAL ID：200903080962076920
半導体装置
出願人/特許権者：
代理人 (2件)： 高橋 敬四郎 , 来山 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-207228
公開番号（公開出願番号）：特開2005-057254
出願日： 2004年07月14日
公開日（公表日）： 2005年03月03日
要約：
【課題】 半導体装置内部の電源ライン間に大きい容量を形成することができ、これにより電源電圧変動および不要輻射を抑制することの可能な半導体装置を提供する。【解決手段】 半導体装置は、第1導電型の第1および第2の活性領域を有する半導体基板と、第1および第2の活性領域を横断する第1および第2の絶縁電極と、第2の絶縁電極の上に形成された第2の絶縁層と、その上に形成された第3の電極と、第1の絶縁電極の両側に形成されたソース/ドレイン領域と、第2の絶縁電極の両側に形成された擬似ソース/ドレイン領域と、第2の活性領域の上方で、層間絶縁層を介して形成された第1および第2の電源配線と、第3の電極と擬似ソース/ドレイン領域の少なくとも一方とを第1の電源配線に接続する第1の接続配線と、第2の絶縁電極を第2の電源配線に接続する第2の接続配線と、を有し、第1の活性領域がMOSトランジスタを構成し、第2の活性領域がバイパスキャパシタを構成し、電源配線に電源電圧が印加された時に第2の絶縁電極下方に反転層を誘起する。【選択図】 図1
請求項（抜粋）：
第1導電型の第1および第2の活性領域を有する半導体基板と、
前記第1および第2の活性領域の各々の上に形成された第1絶縁層と、
前記第1および第2の活性領域の中間部上方を、前記第1絶縁層を介して横断して形成された第1および第2の電極構造と、
前記第2の電極構造の上に形成された第2の絶縁層と、
前記第2の絶縁層の上に形成された第3の電極構造と、
前記第1の電極構造の両側で、前記第1の活性領域に形成された、前記第1の導電型と逆導電型の第2の導電型の1対の第1半導体領域と、
前記第2の電極構造の両側で、前記第2の活性領域に形成された、前記第2の導電型の1対の第2の半導体領域と、
前記第1、第2および第3の電極構造を覆って形成された層間絶縁層と、
前記第2の活性領域の上方で、前記層間絶縁層の上に形成された第1および第2の電源配線と、
前記第3の電極構造と、前記第2の半導体領域の少なくとも一方と、を前記第1の電源配線に接続する第1の接続配線構造と、
前記第2の電極構造を前記第2の電源配線に接続する第2の接続配線構造と、
を有し、前記第1の活性領域がMOSトランジスタを構成し、前記第2の活性領域がバイパスキャパシタを構成し、前記電源配線に電源電圧が印加された時に前記第2の電極構造下方に前記第2の導電型の反転層を誘起する半導体装置。
IPC (4件)：
FI (3件)：
Fターム (24件)：
5F038AC03
, 5F038AC05
, 5F038AC07
, 5F038AC15
, 5F038BH03
, 5F038BH19
, 5F038CA02
, 5F038CD02
, 5F038CD14
, 5F038EZ13
, 5F038EZ15
, 5F038EZ20
, 5F048AA07
, 5F048AB10
, 5F048AC03
, 5F048AC10
, 5F048BA01
, 5F048BB05
, 5F048BB08
, 5F048BB12
, 5F048BE03
, 5F048BE09
, 5F048BF17
, 5F048BF18
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved