特許
J-GLOBAL ID：200903081080066274

半導体素子駆動回路

発明者：
夫馬 弘雄

夫馬 弘雄 について

, 
山脇 秀夫

山脇 秀夫 について

, 
広瀬 敏

広瀬 敏 について

, 
新美 慶和

新美 慶和 について

, 
森下 英俊

森下 英俊 について


出願人/特許権者：
株式会社豊田中央研究所

株式会社豊田中央研究所 について

, 
トヨタ自動車株式会社

トヨタ自動車株式会社 について


代理人 (2件)： 吉田 研二 ,  石田 純
公報種別：公開公報
出願番号（国際出願番号）：特願2008-070662
公開番号（公開出願番号）：特開2009-225648
出願日： 2008年03月19日
公開日（公表日）： 2009年10月01日
要約：
【課題】サージ電圧を抑制しつつスイッチング損失を低下させる。【解決手段】ドライバからIGBT素子10のゲートにゲート電圧を印加して駆動する構成において、ゲートにゲート抵抗R1を付加するとともにゲート・エミッタ間に容量C1を付加し、さらにゲート抵抗R1と容量C1との間にダンピング抵抗Rdを付加する。容量C1を付加してゲート抵抗R1を小さく設定することでサージ電圧を抑制しつつスイッチング損失を低下できる。IGBT素子10は、基板厚さが50μm-200μmの薄板基板型の高速IGBTである。【選択図】図5
請求項（抜粋）：
基板厚みが50μmから200μmまでの薄板型IGBTあるいはSiCMOSFET半導体素子を駆動する回路であって、 前記半導体素子のゲートに電圧を印加するドライバと、 前記半導体素子のゲートに接続されるゲート抵抗と、 前記半導体素子のゲート・エミッタ間あるいはゲート・ソース間に接続される容量と、 を有し、前記ゲート抵抗と容量の積で定まる時定数が、前記半導体素子のターンオン時に所定の時定数となるように前記ゲート抵抗の値が設定されることを特徴とする半導体素子駆動回路。
IPC (1件)：
H02M 1/08
FI (1件)：
H02M1/08 A
Fターム (11件)：
5H740BA11 ,  5H740BB05 ,  5H740BB08 ,  5H740BC01 ,  5H740BC02 ,  5H740JA01 ,  5H740JB01 ,  5H740KK01 ,  5H740MM01 ,  5H740NN17 ,  5H740PP01
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (2件)
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM