特許
J-GLOBAL ID:200903081329610158
電圧シフト回路
発明者:
出願人/特許権者:
代理人 (5件):
竹本 松司
, 杉山 秀雄
, 湯田 浩一
, 魚住 高博
, 手島 直彦
公報種別:公開公報
出願番号(国際出願番号):特願2004-045832
公開番号(公開出願番号):特開2005-184757
出願日: 2004年02月23日
公開日(公表日): 2005年07月07日
要約:
【課題】 電圧シフト回路の提供。【解決手段】 一対のp型FETスイッチ、一対のn型FETスイッチ、インバータ、及び複数のトリガ回路を具え、そのうち、トリガ回路がそれぞれ高電圧素子(n型FETスイッチ)のゲート及びその基板領域に接続され、トリガ回路が低電圧制御信号を受け取った後にある時間持続するトリガ信号を生成し、回路転態時に高電圧素子の基板電圧を改変し、これにより高電圧素子の臨界電圧を下げて回路転態の速度を加速する。【選択図】 図3
請求項(抜粋):
第1スイッチ回路と第2スイッチ回路を具え、
該第1スイッチ回路は第1スイッチ素子と第2スイッチ素子を具え、該第1スイッチ素子と第2スイッチ素子はそれぞれ第1端、第2端及び第3端を具え、第1スイッチ素子と第2スイッチ素子の第1端はいずれも高準位電圧ノードに接続され、
該第2スイッチ回路は第3スイッチ素子と第4スイッチ素子を具え、且つ第3スイッチ素子と第4スイッチ素子はそれぞれ第4端、第5端及び第6端を具え、第3スイッチ素子の第4端が第1スイッチ素子の第3端及び第2スイッチ素子の第2端に接続され、第4スイッチ素子の第4端が第1スイッチ素子の第2端及び第2スイッチ素子の第3端に接続され、且つ第3スイッチ素子と第4スイッチ素子の第6端が低準位電圧ノードに接続され、該第3スイッチ素子の第5端が入力制御信号を受け取り、第4スイッチ素子の第5端は該入力制御信号の逆相信号を受け取り、
該第3スイッチ素子と第4スイッチ素子はそれぞれ第1トリガユニット及び第2トリガユニットに接続され、該第1トリガユニットと第2トリガユニットにより第3スイッチ素子と第4スイッチ素子がある基板電圧を動態改変し、第3スイッチ素子と第4スイッチ素子の臨界電圧を下げ、並びに第3スイッチ素子と第4スイッチ素子の間の寄生バイポーラジャンクショントランジスタを導通させることを特徴とする、電圧シフト回路。
IPC (3件):
H03K19/0185
, H03K17/10
, H03K17/687
FI (3件):
H03K19/00 101E
, H03K17/10
, H03K17/687 A
Fターム (29件):
5J055AX12
, 5J055AX54
, 5J055AX64
, 5J055BX16
, 5J055CX29
, 5J055DX22
, 5J055DX72
, 5J055DX83
, 5J055EY21
, 5J055EZ00
, 5J055EZ07
, 5J055EZ20
, 5J055EZ25
, 5J055EZ54
, 5J055FX12
, 5J055FX17
, 5J055FX35
, 5J055GX01
, 5J056AA00
, 5J056AA32
, 5J056BB17
, 5J056CC00
, 5J056CC05
, 5J056CC21
, 5J056DD13
, 5J056DD28
, 5J056DD51
, 5J056EE07
, 5J056FF08
引用特許:
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る