特許
J-GLOBAL ID：200903081341045539

高速プロセッサシステム、これを使用する方法及び記録媒体

発明者：
大場 章男

大場 章男 について


出願人/特許権者：
株式会社ソニー・コンピュータエンタテインメント

株式会社ソニー・コンピュータエンタテインメント について


代理人 (1件)： 山本 寿武
公報種別：公表公報
出願番号（国際出願番号）：特願2000-595256
公開番号（公開出願番号）：特表2002-535777
出願日： 2000年01月21日
公開日（公表日）： 2002年10月22日
要約：
【要約】本発明は、従来のプログラミングスタイルを維持したまま、並列分散処理が可能な高速プロセッサシステムを提供することを目的とする。本発明に係る高速プロセッサシステムは、CPUと、複数個に並列接続されたDRAMと、階層構造に形成された複数個のキャッシュメモリを備え、各々のキャッシュメモリにはCPUに対してバイナリ互換性のあるプロセッサとして機能するMPUが夫々備えられている。
請求項（抜粋）：
1次キャッシュメモリを有するCPUと、 前記の下層に配置され、第1のMPUを有する2次キャッシュと、 前記2次キャッシュメモリに対して相互いに並列配置され、各々が、第2のMPUを持つ3次キャッシュを有する複数個のメインメモリとを備えた高速プロセッサシステムにおいて、 前記第1及び第2のMPUは、キャッシュロジック機能とプロセッサ機能とを夫々有して、分散並列処理を可能としていることを特徴とする、高速プロセッサシステム。
IPC (7件)：
G06F 12/08 551 ,  G06F 12/08 501 ,  G06F 12/08 505 ,  G06F 12/08 509 ,  G06F 12/08 513 ,  G06F 12/08 553 ,  G06F 15/16 645
FI (7件)：
G06F 12/08 551 Z ,  G06F 12/08 501 B ,  G06F 12/08 505 Z ,  G06F 12/08 509 Z ,  G06F 12/08 513 ,  G06F 12/08 553 Z ,  G06F 15/16 645
Fターム (12件)：
5B005JJ11 ,  5B005KK13 ,  5B005KK22 ,  5B005MM02 ,  5B005MM03 ,  5B005MM05 ,  5B005UU16 ,  5B005UU31 ,  5B005UU32 ,  5B045DD12 ,  5B045GG01 ,  5B045GG11
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM