特許
J-GLOBAL ID：200903081479998022

電界効果半導体装置

発明者：
金子 信男

金子 信男 について

, 
馬場 良平

馬場 良平 について


出願人/特許権者：
サンケン電気株式会社

サンケン電気株式会社 について


代理人 (1件)： 高野 則次
公報種別：公開公報
出願番号（国際出願番号）：特願2007-080094
公開番号（公開出願番号）：特開2008-244002
出願日： 2007年03月26日
公開日（公表日）： 2008年10月09日
要約：
【課題】高い耐圧及び低いオン抵抗のHEMTを得ることが困難であった。【解決手段】本発明に従うHEMTは、電子走行層4と、この上を覆う電子供給層5と、電子供給層5と、ソース電極6と、ドレイン電極7と、ゲート電極8と、ゲートフィールドプレート12と、ソースフィールドプレート13と、第1及び第2の絶縁膜9,10とを有している。ゲートフィールドプレート12のドレイン電極側端部とドレイン電極8との間の距離LGFDに対するゲートフィールドプレートの長さLGFの比LGF/LGFDが1〜70%に設定されている。ゲートフィールドプレート12のドレイン電極側端部とドレイン電極8との間の距離LGFDに対するソースフィールドプレート13のドレイン電極側端部とゲートフィールドプレート12のドレイン電極側端部との間の距離LSFの比(LSF/LGFD)が1〜60%の範囲に設定されている。【選択図】図1
請求項（抜粋）：
少なくとも1つの半導体層を含んでいる主半導体領域と、 前記主半導体領域の一方の主面上に配置されソース電極と、 前記主半導体領域の一方の主面上に前記ソース電極から離間して配置されたドレイン電極と、 前記ソース電極と前記ドレイン電極との間の電流通路を制御するために前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間に配置されたゲート電極を含んでいるゲート手段と、 前記主半導体領域の一方の主面上における少なくとも前記ゲート手段と前記ドレイン電極との間に配置された第1の絶縁膜と、 前記第1の絶縁膜における前記ゲート電極と前記ドレイン電極との間の一部上に配置され且つ前記ゲート電極に電気的に接続されているゲートフィールドプレートと、 少なくとも前記ゲートフィールドプレートの上に配置された第2の絶縁膜と、 前記第2の絶縁膜によって前記ゲートフィールドプレートと電気的に絶縁され、且つ少なくとも前記第1の絶縁膜を介して前記主半導体領域の一方の主面に対向配置され且つ前記ゲートフィールドプレートの前記ドレイン電極側端部よりも前記ドレイン電極に近いドレイン電極側端部を有し、且つ前記ソース電極に電気的に接続されているソースフィールドプレートと を備えた電界効果半導体装置であって、 前記ゲートフィールドプレートの前記ドレイン電極側端部と前記ドレイン電極との間の距離(LGFD)に対する前記ゲートフィールドプレートの長さ(LGF)の割合(LGF/LGFD)が1〜70%に設定され、 前記ゲートフィールドプレートの前記ドレイン電極側端部と前記ドレイン電極との間の距離(LGFD)に対する前記ソースフィールドプレートの前記ドレイン電極側端部と前記ゲートフィールドプレートの前記ドレイン電極側端部との間の距離(LSF)の割合(LSF/LGFD)が1〜60%の範囲に設定されていることを特徴とする電界効果半導体装置。
IPC (3件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 29/778
FI (2件)：
H01L29/80 B ,  H01L29/80 H
Fターム (29件)：
5F102FA01 ,  5F102FA02 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR12 ,  5F102GS01 ,  5F102GT01 ,  5F102GT03 ,  5F102GV06 ,  5F102GV07 ,  5F102HC01 ,  5F102HC07 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM