半導体装置及びパターン形成方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-188518
公開番号（公開出願番号）：特開2000-019709
出願日： 1998年07月03日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】メモリーにおいて波長以下の線幅を有する微細なワード線やデータ線をパターニングする際、メモリーアレーとサブワードドライバやセンスアンプの境界部において、パターン端部で生ずる回折光が干渉するためワード線やデータ線端がショートしたり、断線を起こす問題がある。【解決手段】ワード線やデーター線をパターニングするためのマスクパターン(a)において、終端部の隣り合うワード線の長さを変えて先端をずらし、さらにワード線端を斜めに角を落とす。【効果】レジストパターン内の分離やパターン同士の接触を防止することができ、パターニングする配線の断線や、配線間のショートを防止することができる。

請求項（抜粋）：

メモリマット部からその外側に延び、前記メモリマット外側の境界部で終端し、平行に配置された第1及び第2の配線と、前記第1及び第2の配線の終端部が、前記第1及び第2の配線の長さ方向にずれて形成されていることを特徴とする半導体装置。

IPC (3件)：

G03F 1/08 , G03F 7/20 521 , H01L 21/027

FI (3件)：

G03F 1/08 A , G03F 7/20 521 , H01L 21/30 516

Fターム (5件)：

2H095BB01 , 2H095BB02 , 2H095BC09 , 5F046AA25 , 5F046BA08

引用特許：

審査官引用 (8件)

自動配置配線方法,その装置及び半導体集積回路
公報種別：公開公報出願番号：特願平7-012021 出願人：三菱電機株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平7-108691 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願平5-327318 出願人：株式会社東芝

全件表示

前のページに戻る