特許
J-GLOBAL ID：200903082523881924

半導体装置及びその製造方法

発明者：
小田 典明

小田 典明 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-199593
公開番号（公開出願番号）：特開2001-028393
出願日： 1999年07月13日
公開日（公表日）： 2001年01月30日
要約：
【要約】【課題】 ビア・ホールの横広がりが抑止することにより配線抵抗の増大を防止する。【解決手段】 第1配線層13と第2配線層1とに接続するコンタクト層12が形成され、コンタクト層12を形成するための第1穴9に連続して第2配線層1に第2穴11が形成されている。第2穴が存在しコンタクト層12を形成するコンタクト穴の形成進行が第2配線層1の上面で停止してしまわないので、そのコンタクト穴に膨らみが形成されることがなく、第2穴11が連続して第1穴9に接続しているので、第1配線層13と第2配線層1との接続が確実であり、一石二鳥の効果がある。第2穴11の断面積は第1穴9の断面積よりも小さく、その断面積が第1穴9の断面積に概ね等しく、第2穴11は第1穴9から層方向に直交する方向にずれていることが好ましい。その直交する方向にずれているずれ量は、第1穴9の有効直径の1/4から1/2であることが適正である。
請求項（抜粋）：
第1配線層と、第2配線層と、前記第1配線層を前記第2配線層に接続するコンタクト層とからなり、前記コンタクト層を形成するための第1穴に連続して前記第2配線層に第2穴が形成されている半導体装置。
FI (2件)：
H01L 21/90 B ,  H01L 21/90 V
Fターム (29件)：
5F033HH08 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK08 ,  5F033KK18 ,  5F033KK33 ,  5F033MM01 ,  5F033MM05 ,  5F033MM08 ,  5F033MM13 ,  5F033NN13 ,  5F033NN16 ,  5F033NN29 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ01 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR02 ,  5F033RR21 ,  5F033SS15 ,  5F033TT04
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM