特許
J-GLOBAL ID:200903082677748704

過電流制限回路

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2005-016398
公開番号(公開出願番号):特開2006-211737
出願日: 2005年01月25日
公開日(公表日): 2006年08月10日
要約:
【課題】 過電流発生時の発熱による素子の損傷を防止すると共に1故障が発生しても確実に過電流の制限が可能な過電流制限回路を実現する。【解決手段】 過電流を制限する過電流制限回路において、外部電源の出力電圧が一端にそれぞれ接続される第1及び第2の抵抗と、第2の抵抗の他端に接続される第3の抵抗と、第1の抵抗の他端がソース端子に接続され、ドレイン端子が外部負荷に接続され、第2及び第3の抵抗の接続点がゲート端子に接続される電界効果トランジスタと、第1の抵抗の他端が接続され第1の抵抗における電圧降下を監視して過電流が流れていると判断した場合に電圧効果トランジスタをオフにする信号を出力する第1及び第2の電流制限手段と、これら第1及び第2の電流制限手段の何れかの出力が電圧効果トランジスタをオフにする信号である場合に第3の抵抗の他端をハイインピーダンスにする論理回路とを設ける。【選択図】 図1
請求項(抜粋):
過電流を制限する過電流制限回路において、 外部電源の出力電圧が一端にそれぞれ接続される第1及び第2の抵抗と、 前記第2の抵抗の他端に接続される第3の抵抗と、 前記第1の抵抗の他端がソース端子に接続され、ドレイン端子が外部負荷に接続され、前記第2及び前記第3の抵抗の接続点がゲート端子に接続される電界効果トランジスタと、 前記第1の抵抗の他端が接続され前記第1の抵抗における電圧降下を監視して過電流が流れていると判断した場合に前記電圧効果トランジスタをオフにする信号を出力する第1及び第2の電流制限手段と、 これら第1及び第2の電流制限手段の何れかの出力が前記電圧効果トランジスタをオフにする信号である場合に前記第3の抵抗の他端をハイインピーダンスにする論理回路と を備えたことを特徴とする過電流制限回路。
IPC (2件):
H02H 9/02 ,  G05F 1/10
FI (2件):
H02H9/02 E ,  G05F1/10 304M
Fターム (12件):
5G013AA02 ,  5G013BA01 ,  5G013CA10 ,  5H410BB05 ,  5H410CC02 ,  5H410EA11 ,  5H410EB01 ,  5H410EB21 ,  5H410FF03 ,  5H410FF22 ,  5H410GG05 ,  5H410LL06
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (3件)

前のページに戻る