特許
J-GLOBAL ID：200903083235142145

半導体装置およびその製造方法

発明者：
土津田 義久

土津田 義久 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (4件)： 特許業務法人原謙三国際特許事務所 ,  原 謙三 ,  木島 隆一 ,  金子 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-282699
公開番号（公開出願番号）：特開2006-100435
出願日： 2004年09月28日
公開日（公表日）： 2006年04月13日
要約：
【課題】 貫通電極を有する半導体装置において、信頼性の高い貫通電極を、容易に低コストで形成する。【解決手段】 第1面に第1の絶縁膜2と電極パッド3とが形成された半導体ウエハ1に対し、電極パッド3の直下にて半導体ウエハ1に貫通孔を形成し、この貫通孔の内壁、および半導体ウエハ1の第2面に第2の絶縁膜5を形成する。この第2の絶縁膜5の形成においては、半導体ウエハ1を陰極とする電着を用いる。第2の絶縁膜5の形成後は、この第2の絶縁膜をマスクとして第1の絶縁膜2をエッチングし、電極パッド3裏面を露出させ、上記貫通孔内に貫通電極となる導電層6を形成する。【選択図】 図1
請求項（抜粋）：
半導体基板の第1面に第1の絶縁膜を介して形成された電極パッドを有し、上記電極パッドと上記半導体基板の第2面に存在する外部接続用端子とを接続する貫通電極を有する半導体装置の製造方法において、 第1面に上記第1の絶縁膜と上記電極パッドとが形成された上記半導体基板に対し、上記電極パッドの直下にて、上記半導体基板に貫通孔を形成する第1の工程と、 上記半導体基板に形成された貫通孔の内壁、および上記半導体基板の第2面に、上記半導体基板を陰極とする電着によって第2の絶縁膜を形成する第2の工程と、 上記第2の絶縁膜をマスクとして、上記第1の絶縁膜をエッチングし、上記電極パッド裏面を上記半導体基板の第2面側に露出させる第3の工程と、 上記貫通孔内に、上記貫通電極となる導電層を形成する第4の工程とを含むことを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 23/52 ,  H01L 21/320 ,  H01L 27/14 ,  H01L 25/18 ,  H01L 25/07 ,  H01L 25/065
FI (4件)：
H01L21/88 J ,  H01L21/88 T ,  H01L27/14 D ,  H01L25/08 Z
Fターム (35件)：
4M118AA10 ,  4M118AB01 ,  4M118BA10 ,  4M118FA06 ,  4M118HA02 ,  4M118HA20 ,  4M118HA33 ,  5F033GG02 ,  5F033JJ11 ,  5F033JJ33 ,  5F033KK07 ,  5F033KK11 ,  5F033KK33 ,  5F033MM05 ,  5F033MM30 ,  5F033NN05 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ28 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033SS30 ,  5F033TT06 ,  5F033TT07 ,  5F033VV07 ,  5F033XX31 ,  5F033XX34
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM