特許
J-GLOBAL ID：200903029981555132
基板貫通の相互接続部を形成する方法
発明者：
出願人/特許権者：
代理人 (2件)：
後藤 政喜
, 松田 嘉夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-361648
公開番号（公開出願番号）：特開2004-153269
出願日： 2003年10月22日
公開日（公表日）： 2004年05月27日
要約：
【課題】表側と裏側を有する基板を含むマイクロエレクトロニクス・デバイス用の基板貫通の相互接続部を形成する方法を提供する。【解決手段】表側と裏側を有する基板(30)を含むマイクロエレクトロニクス・デバイス用の基板貫通の相互接続部(42)を形成する方法(10)を提供する。この方法は、前記基板(30)の前記表側に回路素子(34)を形成するステップと、前記回路素子(34)に達するトレンチ(38)を前記基板の前記裏側に形成するステップと、ポリマー絶縁材料の一層(40)を前記トレンチ(38)内に形成するステップと、前記回路素子(34)を少なくとも一部露出させるに足るポリマー材料を、前記ポリマー絶縁材料の前記層(40)から除去するステップと、前記回路素子(34)と電気的に通じている導電相互接続層(42)を前記トレンチ(38)内に形成するステップと、を有する。【選択図】 図6
請求項（抜粋）：
表側と裏側を有する基板を含むマイクロエレクトロニクス・デバイス用の基板貫通の相互接続部を形成する方法であって、
前記基板の前記表側に回路素子を形成するステップと、
前記回路素子に達するトレンチを前記基板の前記裏側に形成するステップと、
ポリマー絶縁材料の一層を前記トレンチ内に形成するステップと、
前記回路素子を少なくとも一部露出させるに足るポリマー材料を、前記ポリマー絶縁材料の前記層から除去するステップと、
前記回路素子と電気的に通じている導電相互接続層を前記トレンチ内に形成するステップと、
を有する方法。
IPC (1件)：
FI (1件)：
Fターム (10件)：
5F033JJ08
, 5F033JJ11
, 5F033JJ13
, 5F033JJ14
, 5F033MM30
, 5F033PP14
, 5F033PP27
, 5F033PP28
, 5F033RR21
, 5F033TT07
