特許
J-GLOBAL ID：200903083515572781

システム半導体装置及びシステム半導体装置の製造方法

発明者：
田子 雅基

田子 雅基 について

, 
銅谷 明裕

銅谷 明裕 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-193962
公開番号（公開出願番号）：特開2001-024089
出願日： 1999年07月08日
公開日（公表日）： 2001年01月26日
要約：
【要約】【課題】 作製工程が簡素で、作製コストが低減でき、物理的、電気的特性を改善した、システム半導体装置及びシステム半導体装置の製造方法を提供する。【解決手段】 半導体チップ1上に特定の機能を実現するための単位回路である機能ブロック2〜6が形成されたシステムLSIセル部7と、半導体基板11上に配線層13,15が形成され、システムLSIセル部7に貼り合わされて機能ブロック2〜6を相互に電気的接続するグローバル配線層8とを具備する。
請求項（抜粋）：
半導体チップ上に特定の機能を実現するための単位回路である機能ブロックが形成されたシステムLSIセル部と、半導体基板上に配線層が形成され、前記システムLSIセル部に貼り合わされて前記機能ブロックを相互に電気的接続するグローバル配線層とを具備することを特徴とするシステム半導体装置。
IPC (5件)：
H01L 23/12 ,  H01L 21/02 ,  H01L 21/3205 ,  H01L 27/04 ,  H01L 21/822
FI (5件)：
H01L 23/12 L ,  H01L 21/02 B ,  H01L 21/88 J ,  H01L 21/88 T ,  H01L 27/04 U
Fターム (29件)：
5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033JJ00 ,  5F033JJ11 ,  5F033JJ12 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033MM30 ,  5F033NN12 ,  5F033PP07 ,  5F033PP15 ,  5F033PP26 ,  5F033RR04 ,  5F033RR06 ,  5F033RR22 ,  5F033RR24 ,  5F033VV07 ,  5F033XX33 ,  5F033XX34 ,  5F038BE06 ,  5F038BE07 ,  5F038CD15 ,  5F038CD20 ,  5F038DF04 ,  5F038DF05 ,  5F038DF11
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM