特許
J-GLOBAL ID：200903083524761678

半導体装置の製造方法

発明者：
川上 勝

川上 勝 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について

, 
株式会社アキタ電子システムズ

株式会社アキタ電子システムズ について


代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2002-105207
公開番号（公開出願番号）：特開2003-303921
出願日： 2002年04月08日
公開日（公表日）： 2003年10月24日
要約：
【要約】【課題】 極薄ウエハの汚染及び損傷を防止し、極薄ウエハから製造した極薄半導体素子の汚染及び損傷を防止して半導体装置の製造コストの低減を図る。【解決手段】 縦横に製品形成部を有する配線母基板とウエハを用意し、ウエハ主面を保護テープで被い、ウエハ裏面を研磨して100μmの厚さの極薄ウエハを形成し、ダイシングテープに貼った極薄ウエハをダイシングして極薄半導体素子(チップ)を形成し、ダイシングテープ上のチップをコレットでピックアップして、配線母基板の各製品形成部に固定し、各半導体素子主面の保護テープを除去し、ワイヤボンディングし、半導体素子及びワイヤ等を絶縁性樹脂層で被い、配線母基板の裏面にバンプ電極を形成し、支持体に貼り付けた配線母基板を樹脂層共々支持体の途中深さまで切断して複数の半導体装置を形成し、支持体から各半導体装置を取り外して厚さ0.5mm以下の半導体装置を製造する。
請求項（抜粋）：
半導体素子部が主面に縦横に整列形成された半導体母基板及び製品形成部が主面に縦横に整列形成された配線母基板をそれぞれ用意する工程と、前記半導体母基板の主面全域に保護テープを貼り付ける工程と、前記半導体母基板の裏面を所定厚さ除去する工程と、前記半導体母基板を裏面を介してダイシングテープに貼り付ける工程と、ダイシングブレードによって前記半導体素子部の境界に沿い、かつ前記半導体母基板の主面から前記ダイシングテープの途中深さまで切断して複数の半導体素子を形成する工程と、前記ダイシングテープ上の前記半導体素子を1個ずつピックアップして前記各製品形成部に固定する工程と、前記各半導体素子の主面に貼り付けられている前記保護テープを除去する工程と、前記各製品形成部において前記半導体素子の電極と前記配線母基板の配線を導電性のワイヤで接続する工程と、前記半導体素子及び前記ワイヤを被うように前記配線母基板の主面に絶縁性樹脂層を形成する工程と、前記半導体母基板を前記絶縁性樹脂層の主面を介して支持体を貼り付ける工程と、ダイシングブレードによって前記製品形成部の境界に沿い、かつ前記配線母基板から前記絶縁性樹脂層を経て前記支持体の途中深さまで切断して複数の半導体装置を形成する工程と、前記支持体から各半導体装置を分離する工程とによって半導体装置を製造することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 23/12 501 ,  H01L 21/301 ,  H01L 21/56
FI (3件)：
H01L 23/12 501 W ,  H01L 21/56 E ,  H01L 21/78 M
Fターム (4件)：
5F061AA01 ,  5F061BA04 ,  5F061CA05 ,  5F061CB13
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM