特許
J-GLOBAL ID:200903083809287244
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
雨貝 正彦
公報種別:公開公報
出願番号(国際出願番号):特願平9-010056
公開番号(公開出願番号):特開平10-200062
出願日: 1997年01月04日
公開日(公表日): 1998年07月31日
要約:
【要約】【課題】 実装が容易で、かつ実装密度を向上できる半導体装置を提供する。【解決手段】 第1のベアチップ1の素子形成面には複数のパッドが形成され、これらパッドに対応して第2のベアチップ2の素子形成面には複数のパッドが形成されている。第2のベアチップ2は、素子形成面を下にして、すなわちフェースダウンされて第1のベアチップ1の素子形成面上にフリップチップ実装される。第1のベアチップ1の外周側には、第1および第2のベアチップ1、2の入出力端子のそれぞれに対応して外部接続用のパッド5が形成されている。これら外部接続用のパッド5は、プリント配線板6上のパッド8とボンディングワイヤ9により接続される。下の段のベアチップ1のみに外部接続用のパッドを形成したため、COB実装を行う際のワイヤボンディング作業がやりやすくなる。
請求項(抜粋):
半導体ウエハから切り出された第1のベアチップと、半導体ウエハから切り出され前記第1のベアチップの上面側に実装される第2のベアチップとを備え、前記第1のベアチップの上面と前記第2のベアチップの下面にはそれぞれ対向する位置に複数のパッドが形成され、対向するパッドはそれぞれバンプを介して接続され、前記第1のベアチップの上面には、前記第1および第2のベアチップの入出力端子の少なくとも一部に対応する外部接続用パッドが形成され、これら外部接続用パッドは基板上のパッドとボンディングワイヤを介して接続されることを特徴とする半導体装置。
IPC (4件):
H01L 27/10 495
, H01L 25/065
, H01L 25/07
, H01L 25/18
FI (3件):
H01L 27/10 495
, H01L 25/08 B
, H01L 25/08 Z
引用特許:
審査官引用 (9件)
-
特開昭58-218130
-
特開昭56-158467
-
半導体実装構造
公報種別:公開公報
出願番号:特願平6-120985
出願人:富士通株式会社
-
メモリ素子
公報種別:公開公報
出願番号:特願平4-325269
出願人:松下電器産業株式会社
-
マルチチップ実装回路
公報種別:公開公報
出願番号:特願平4-280900
出願人:日本電信電話株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平3-219109
出願人:富士通株式会社
-
CPUモジュール
公報種別:公開公報
出願番号:特願平4-316614
出願人:日本電気株式会社
-
特開昭58-218130
-
特開昭56-158467
全件表示
前のページに戻る