特許

J-GLOBAL ID：200903083904953251

半導体装置の製造方法

発明者： 唐澤 純一 ,  熊谷 敬
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-034246
公開番号（公開出願番号）：特開2002-237538
出願日： 2001年02月09日
公開日（公表日）： 2002年08月23日
要約：

【要約】【課題】 メモリセルサイズを小型化することが可能なSRAMの製造方法を提供すること。【解決手段】 負荷トランジスタおよび駆動トランジスタのゲート電極を含むゲート-ゲート電極層111a、111bを形成する工程と、負荷トランジスタおよび駆動トランジスタのドレインに接続し、かつ、層間絶縁層201に埋め込まれた、フィールド・第2層-コンタクト導電部203を形成する工程と、負荷トランジスタのドレインと駆動トランジスタのドレインとを接続するのに用いられるドレイン-ドレイン接続層121a、121bをダマシンにより形成する工程と、ドレイン-ドレイン接続層121a、121bとゲート-ゲート電極層111a、111bとの接続に用いられるドレイン-ゲート接続層131a、131bを形成する工程と、を備える。

請求項（抜粋）：

第1負荷トランジスタ、第2負荷トランジスタ、第1駆動トランジスタ、および、第2駆動トランジスタを含むフリップフロップを備える半導体装置の製造方法であって、前記第1負荷トランジスタおよび前記第1駆動トランジスタのゲート電極を含む第1ゲート-ゲート電極層、および、前記第2負荷トランジスタおよび前記第2駆動トランジスタのゲート電極を含む第2ゲート-ゲート電極層を形成する工程と、前記第1および第2ゲート-ゲート電極層を覆う第1絶縁層を形成する工程と、前記第1および第2負荷トランジスタのドレイン、前記第1および第2駆動トランジスタのドレインに接続し、かつ、前記第1絶縁層に埋め込まれた、複数の第1コンタクト導電部を形成する工程と、前記第1絶縁層を覆うように、第2絶縁層を形成する工程と、前記第1負荷トランジスタのドレインと前記第1駆動トランジスタのドレインとの接続に用いられる第1ドレイン-ドレイン接続層、および、前記第2負荷トランジスタのドレインと前記第2駆動トランジスタのドレインとの接続に用いられる第2ドレイン-ドレイン接続層を形成する部分における、前記第2絶縁層を除去して、溝を形成する工程と、前記第2絶縁層における溝に、前記第1および第2ドレイン-ドレイン接続層を埋め込む工程と、前記第1および第2ドレイン-ドレイン接続層の上層に、前記第1ドレイン-ドレイン接続層と前記第2ゲート-ゲート電極層との接続に用いられる第1ドレイン-ゲート接続層、および、前記第2ドレイン-ドレイン接続層と前記第1ゲート-ゲート電極層との接続に用いられる第2ドレイン-ゲート接続層を形成する工程と、を備える、半導体装置の製造方法。

IPC (5件)：

H01L 21/8244 ,  H01L 27/11 ,  H01L 21/3205 ,  H01L 21/768 ,  H01L 27/10 471

FI (4件)：

H01L 27/10 471 ,  H01L 27/10 381 ,  H01L 21/88 K ,  H01L 21/90 B

Fターム (55件)：

5F033HH04 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH25 ,  5F033HH33 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK18 ,  5F033KK19 ,  5F033KK33 ,  5F033MM01 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN37 ,  5F033NN38 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ28 ,  5F033QQ48 ,  5F033RR04 ,  5F033SS11 ,  5F033TT02 ,  5F033VV16 ,  5F033XX00 ,  5F033XX01 ,  5F033XX03 ,  5F033XX04 ,  5F083BS02 ,  5F083BS05 ,  5F083BS14 ,  5F083GA09 ,  5F083GA28 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083KA01 ,  5F083KA05 ,  5F083LA21 ,  5F083MA01 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083PR40

引用特許：

審査官引用 (5件)

• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-171186   出願人：ソニー株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-228935   出願人：日本電気株式会社
• 半導体装置の製造方法及び半導体装置
  公報種別：公開公報   出願番号：特願平10-293901   出願人：株式会社東芝
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-038958   出願人：三菱電機株式会社
• 半導体集積回路装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-338301   出願人：株式会社日立製作所