特許
J-GLOBAL ID：200903084376558988
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
恩田 博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-215185
公開番号（公開出願番号）：特開2003-031585
出願日： 2001年07月16日
公開日（公表日）： 2003年01月31日
要約：
【要約】【課題】新規な手法により信頼性向上を図ることができるようにする。【解決手段】単結晶半導体基板1,2の上面に、パターニングした絶縁膜3を配置し、単結晶半導体基板1,2の上面における絶縁膜3の開口部から選択エピタキシャル成長させてゲートトレンチ形成領域の周囲にエピタキシャル層4,5を形成し、単結晶半導体基板1,2上におけるエピタキシャル層4,5に囲まれたゲートトレンチ内でのエピタキシャル層4,5の少なくとも側面にゲート絶縁膜6を形成し、ゲートトレンチ内にゲート電極材料膜9を形成する。
請求項（抜粋）：
単結晶半導体基板(1,2)の上面に、パターニングした絶縁膜(3)を配置する工程と、前記単結晶半導体基板(1,2)の上面における前記絶縁膜(3)の開口部(3a)から選択エピタキシャル成長させてゲートトレンチ形成領域の周囲にエピタキシャル層(4,5)を形成する工程と、前記単結晶半導体基板(1,2)上における前記エピタキシャル層(4,5)に囲まれたゲートトレンチ内での前記エピタキシャル層(4,5)の少なくとも側面にゲート絶縁膜(6)を形成する工程と、前記ゲートトレンチ内にゲート電極材料膜(9)を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/336
, H01L 29/78 653
H01L 29/78 653 A
, H01L 29/78 658 F
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
