特許
J-GLOBAL ID：200903084731504878

半導体装置

発明者：
廣瀬 裕

廣瀬 裕 について

, 
田中 毅

田中 毅 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2006-190019
公開番号（公開出願番号）：特開2007-059882
出願日： 2006年07月11日
公開日（公表日）： 2007年03月08日
要約：
【課題】外部に保護回路を形成することなく、また製造工程を複雑にすることなく窒化物半導体を用いたHFETのゲートをサージ電圧から保護し、サージ耐性が高いHFETを実現できるようにする。【解決手段】半導体装置は、基板11の上に形成された電界効果トランジスタとpn接合ダイオードとを備えている。電界効果トランジスタは、複数の窒化物半導体層からなる素子形成層10の上に形成されたソース電極14、ドレイン電極15及びゲート電極16を有している。ダイオードは、素子形成層10の上に選択的に形成されたp型の窒化物半導体層17及びオーミック電極18を有し且つヘテロ接合界面により生じた2次元電子ガスをn型領域とし且つp型の窒化物半導体層17をp型領域とする。ダイオードは、ゲート電極16と電気的に接続され、ゲート電極16に生じた過大電流を逃がす電流パスを構成する。【選択図】図1
請求項（抜粋）：
基板の上に形成された複数の窒化物半導体層からなり、ヘテロ接合界面を有する素子形成層と、 前記素子形成層の上に形成されたソース電極、ドレイン電極及びゲート電極を有する電界効果トランジスタと、 前記素子形成層の上に選択的に形成されたp型の窒化物半導体層及び前記素子形成層の上に前記p型の窒化物半導体層と間隔をおいて形成されたオーミック電極を有すると共に、前記ヘテロ接合界面により生じた2次元電子ガスをn型領域とし且つ前記p型の窒化物半導体層をp型領域としてなるpn接合を有するダイオードとを備え、 前記ダイオードは、前記ゲート電極と電気的に接続され、前記ゲート電極に生じた過大電流を逃がす電流パスを構成することを特徴とする半導体装置。
IPC (6件)：
H01L 21/823 ,  H01L 27/06 ,  H01L 27/095 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 29/861
FI (4件)：
H01L27/06 F ,  H01L29/80 E ,  H01L27/04 H ,  H01L29/91 F
Fターム (22件)：
5F038BH04 ,  5F038BH13 ,  5F038CA02 ,  5F038DF01 ,  5F038EZ01 ,  5F038EZ02 ,  5F038EZ20 ,  5F102FA06 ,  5F102FA08 ,  5F102GA14 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GQ01 ,  5F102GS01 ,  5F102GT01 ,  5F102GT05 ,  5F102HC01 ,  5F102HC15
引用特許：
出願人引用 (1件)
  • 特開昭60-10653号公報
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM