特許
J-GLOBAL ID：200903084990125478

半導体記憶装置及びその製造方法

発明者：
福住 嘉晃

福住 嘉晃 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-207564
公開番号（公開出願番号）：特開2004-349671
出願日： 2003年08月14日
公開日（公表日）： 2004年12月09日
要約：
【課題】製造歩留まりを向上できる半導体記憶装置及びその製造方法を提供すること。【解決手段】第1強磁性膜28と、前記第1強磁性膜28上に形成されたトンネルバリア膜29と、前記トンネルバリア膜29上に形成された第2強磁性膜30とを備えるメモリセル27と、少なくとも前記第2強磁性膜30の側面を取り囲むようにして形成された側壁絶縁膜40と、前記メモリセル27及び前記側壁絶縁膜40を被覆するように形成された層間絶縁膜41とを具備することを特徴としている。【選択図】 図1
請求項（抜粋）：
第1強磁性膜と、前記第1強磁性膜上に形成されたトンネルバリア膜と、前記トンネルバリア膜上に形成された第2強磁性膜とを備えるメモリセルと、 少なくとも前記第2強磁性膜の側面を取り囲むようにして形成された側壁絶縁膜と、 前記メモリセル及び前記側壁絶縁膜を被覆するように形成された層間絶縁膜と を具備することを特徴とする半導体記憶装置。
IPC (3件)：
H01L27/105 ,  H01L43/08 ,  H01L43/12
FI (3件)：
H01L27/10 447 ,  H01L43/08 Z ,  H01L43/12
Fターム (16件)：
5F083FZ10 ,  5F083GA27 ,  5F083JA02 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083KA17 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083PR04 ,  5F083PR12
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM