特許
J-GLOBAL ID：200903085923151908

半導体装置及びその製造方法

発明者：
椎木 美香

椎木 美香 について

, 
須藤 稔

須藤 稔 について


出願人/特許権者：
セイコーインスツルメンツ株式会社

セイコーインスツルメンツ株式会社 について


代理人 (1件)： 坂上 正明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-331082
公開番号（公開出願番号）：特開2002-124639
出願日： 2000年10月30日
公開日（公表日）： 2002年04月26日
要約：
【要約】【課題】 ラダー回路等を構成する抵抗体を備えた半導体装置の小型化、集積化を図ること。【解決手段】 半導体素子を形成した半導体基板上に絶縁膜を形成し、その上面をCMP等で平坦化する。そして、その平坦化された絶縁膜を介してフィールド領域上のみならず、前記半導体素子が形成されたアクティブ領域上に抵抗体を形成する。また、前記抵抗体の上に更に絶縁膜を形成し、コンタクトホールを介して、前記抵抗体に電極を形成する。
請求項（抜粋）：
半導体基板上に形成された半導体素子と、前記半導体素子上に形成された絶縁膜と、前記絶縁膜上に形成された抵抗体と、を備え、前記絶縁膜上面は平坦化されていることを特徴とする半導体装置。
IPC (4件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/3205 ,  H01L 21/768
FI (3件)：
H01L 27/04 P ,  H01L 21/88 S ,  H01L 21/90 A
Fターム (46件)：
5F033HH04 ,  5F033HH07 ,  5F033HH09 ,  5F033HH18 ,  5F033HH19 ,  5F033HH25 ,  5F033HH26 ,  5F033HH28 ,  5F033HH29 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH35 ,  5F033JJ09 ,  5F033KK01 ,  5F033MM05 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR14 ,  5F033RR15 ,  5F033SS04 ,  5F033UU05 ,  5F033VV09 ,  5F033WW00 ,  5F033WW02 ,  5F038AR07 ,  5F038AR08 ,  5F038AR09 ,  5F038AR12 ,  5F038AR21 ,  5F038AR25 ,  5F038AR28 ,  5F038AV15 ,  5F038BB07 ,  5F038DF06 ,  5F038EZ15 ,  5F038EZ20
引用特許：
審査官引用 (18件)
  • 特開平1-149446
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平6-311228   出願人：株式会社半導体エネルギー研究所
  • 半導体装置およびその製造方法
    公報種別：公開公報   出願番号：特願平8-293975   出願人：株式会社デンソー
全件表示

前のページに戻る

TOP

BOTTOM