特許
J-GLOBAL ID：200903085972873404

半導体記憶装置の製造方法および半導体記憶装置

発明者：
西川 伸之

西川 伸之 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-198934
公開番号（公開出願番号）：特開2004-040059
出願日： 2002年07月08日
公開日（公表日）： 2004年02月05日
要約：
【課題】プラグの消失やシリンダ倒れを抑制し、製造工程数および加工の難度を低減する半導体装置の製造方法を提供する。【解決手段】半導体記憶装置の製造方法は、白金族の電極材料でシリンダ型キャパシタの電極膜を形成する工程と、電極膜の一部をシリサイド化する工程と、シリサイド化した部分を選択除去してキャパシタセル間を分離するとともに、シリンダ型キャパシタの下部電極を形成する工程と、下部電極上に誘電体膜を形成する工程と、誘電体膜上に上部電極を形成する工程とを含む。【選択図】 図4
請求項（抜粋）：
白金族電極材料で、シリンダ型キャパシタの電極膜を形成する工程と、 前記電極膜の一部をシリサイド化する工程と、 前記シリサイド化した部分を選択除去して、キャパシタセル間を分離するとともに、前記シリンダ型キャパシタの下部電極を形成する工程と、 前記下部電極上に誘電体膜を形成する工程と、 前記誘電体膜上に上部電極を形成する工程と を含む半導体記憶装置の製造方法。
IPC (3件)：
H01L21/8242 ,  H01L27/105 ,  H01L27/108
FI (3件)：
H01L27/10 621C ,  H01L27/10 444B ,  H01L27/10 651
Fターム (19件)：
5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083AD56 ,  5F083FR02 ,  5F083GA27 ,  5F083JA06 ,  5F083JA14 ,  5F083JA19 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083PR05 ,  5F083PR21 ,  5F083PR34
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM