特許
J-GLOBAL ID:200903086828007928

半導体記憶装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (6件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2003-070136
公開番号(公開出願番号):特開2004-281662
出願日: 2003年03月14日
公開日(公表日): 2004年10月07日
要約:
【課題】特性や信頼性に優れた半導体記憶装置及びその製造方法を提供する。【解決手段】溝20と、溝によって規定された第1の側面を有する凸部とを有する半導体基板10と、凸部上に形成され凸部の第1の側面と整合した第1の側面を有する第1の絶縁膜12と、第1の絶縁膜上に形成され第1の絶縁膜の第1の側面と整合した第1の側面を有する第1の導電膜13と、第1の導電膜上に形成され第1の導電膜の第1の側面と整合した第1の側面を有する第2の絶縁膜14と、第2の絶縁膜上に形成され第2の絶縁膜の第1の側面と整合した第1の側面を有する第2の導電膜16とを含む第1のゲート構造であって、第2の絶縁膜が第1の絶縁膜よりも高い誘電率を有する誘電体膜を含んでいる第1のゲート構造と、少なくとも溝内に形成された第3の絶縁膜20とを備えた電気的に消去可能な不揮発性の半導体記憶装置である。【選択図】 図4
請求項(抜粋):
溝と、前記溝によって規定された第1の側面を有する凸部とを有する半導体基板と、 前記凸部上に形成され前記凸部の第1の側面と整合した第1の側面を有する第1の絶縁膜と、前記第1の絶縁膜上に形成され前記第1の絶縁膜の第1の側面と整合した第1の側面を有する第1の導電膜と、前記第1の導電膜上に形成され前記第1の導電膜の第1の側面と整合した第1の側面を有する第2の絶縁膜と、前記第2の絶縁膜上に形成され前記第2の絶縁膜の第1の側面と整合した第1の側面を有する第2の導電膜とを含む第1のゲート構造であって、前記第2の絶縁膜が前記第1の絶縁膜よりも高い誘電率を有する誘電体膜を含んでいる第1のゲート構造と、 少なくとも前記溝内に形成された第3の絶縁膜と、 を備えたことを特徴とする電気的に消去可能な不揮発性の半導体記憶装置。
IPC (5件):
H01L21/8247 ,  H01L21/76 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (3件):
H01L29/78 371 ,  H01L27/10 434 ,  H01L21/76 L
Fターム (66件):
5F032AA34 ,  5F032AA37 ,  5F032AA39 ,  5F032AA44 ,  5F032AA45 ,  5F032BA02 ,  5F032CA17 ,  5F032DA04 ,  5F032DA10 ,  5F032DA30 ,  5F032DA33 ,  5F032DA53 ,  5F032DA74 ,  5F032DA78 ,  5F083EP08 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP53 ,  5F083EP55 ,  5F083EP62 ,  5F083EP67 ,  5F083EP76 ,  5F083EP77 ,  5F083ER22 ,  5F083GA06 ,  5F083GA21 ,  5F083GA22 ,  5F083JA04 ,  5F083JA05 ,  5F083JA06 ,  5F083JA14 ,  5F083JA19 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083KA01 ,  5F083MA06 ,  5F083MA20 ,  5F083NA01 ,  5F083NA06 ,  5F083PR03 ,  5F083PR05 ,  5F083PR09 ,  5F083PR12 ,  5F083PR21 ,  5F083PR23 ,  5F083PR33 ,  5F083PR34 ,  5F083PR40 ,  5F101BA23 ,  5F101BA26 ,  5F101BA29 ,  5F101BA35 ,  5F101BA36 ,  5F101BB05 ,  5F101BB08 ,  5F101BD05 ,  5F101BD22 ,  5F101BD34 ,  5F101BD35 ,  5F101BH03 ,  5F101BH14 ,  5F101BH15 ,  5F101BH16 ,  5F101BH19
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る