半導体チップおよびチップ・オン・チップ構造の半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：稲岡耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-034521
公開番号（公開出願番号）：特開2000-232200
出願日： 1999年02月12日
公開日（公表日）： 2000年08月22日
要約：

【要約】【課題】機械的圧力および応力による変形を防止できる半導体チップおよびチップ・オン・チップ構造の半導体装置を提供する。【解決手段】子チップ2は、子側バンプB2がそれぞれ対応する親側バンプB1に接続されることにより、親チップ1の上方に支持されている。親側バンプB1および子側バンプB2には、機能バンプBFとダミーバンプBDとが含まれている。親チップ1と子チップ2とは、機能バンプBF同士が接続されることにより電気接続されており、ダミーバンプBD同士の接続は、親チップ1と子チップ2との電気接続には寄与していない。

請求項（抜粋）：

固体表面に所定の間隔を保った状態で接合される半導体チップであって、上記固体表面に対向する表面に形成されて、当該半導体チップを支持するための複数個のバンプを有し、この複数個のバンプは、上記固体との電気接続のための機能バンプおよび上記固体との電気接続に寄与しないダミーバンプを含むことを特徴とする半導体チップ。

IPC (3件)：

H01L 25/065 , H01L 25/07 , H01L 25/18

引用特許：

出願人引用 (8件)

特開平1-238148
特開昭59-043553
半導体メモリ装置及びその製造方法
公報種別：公開公報出願番号：特願平8-174426 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝

全件表示

審査官引用 (8件)

特開平1-238148
特開昭59-043553
半導体メモリ装置及びその製造方法
公報種別：公開公報出願番号：特願平8-174426 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝

全件表示

前のページに戻る