特許
J-GLOBAL ID：200903087148897720

半導体装置の製造方法

発明者：
石野 正和

石野 正和 について

, 
池田 博明

池田 博明 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2006-188000
公開番号（公開出願番号）：特開2008-016720
出願日： 2006年07月07日
公開日（公表日）： 2008年01月24日
要約：
【課題】3次元LSIを製造するにあたって、ボンダーの償却費を低減することの出きる半導体装置の製造方法を提供する。【解決手段】貫通電極を有する複数のチップが形成された半導体ウェハを、複数のチップグループにダイシングする工程と、前記各チップグループを積層してモジュール群を形成する積層工程と、を具備する。【選択図】図1
請求項（抜粋）：
貫通電極を有する複数のチップが形成された半導体ウェハを、複数のチップグループにダイシングする工程と、 前記各チップグループを積層してモジュール群を形成する積層工程と、 を具備する 半導体装置の製造方法。
IPC (3件)：
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
FI (1件)：
H01L25/08 Z
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM