特許
J-GLOBAL ID:200903087317550085

表示装置、およびそれを用いた電子機器

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2006-080563
公開番号(公開出願番号):特開2006-309182
出願日: 2006年03月23日
公開日(公表日): 2006年11月09日
要約:
【課題】デルタ配列を用いた表示装置において、画素毎にスタティックメモリなどの素子数の多い回路を配置する場合、配線が複雑になり配線遅延を招いていた。【解決手段】デルタ配置において、スタティックメモリなどの素子数が多い場合、または画素に含ませることが必要な素子の面積が大きい場合に画素電極の形状を多角形として配列させる。画素電極の形状を多角形にすることによって、画素形状に沿った配線が使用可能になり、素子数の多い画素になっても、配線の寄生抵抗、寄生容量を低減でき、配線遅延を解決することができる。【選択図】図1
請求項(抜粋):
基板上にデルタ配列された複数の発光素子と、 前記発光素子の各に配置された画素駆動素子とを有し、 前記発光素子の画素電極の形状は八角形であることを特徴とする表示装置。
IPC (7件):
G09F 9/30 ,  G09G 3/20 ,  G09G 3/36 ,  H05B 33/12 ,  H01L 51/50 ,  H05B 33/26 ,  G02F 1/136
FI (15件):
G09F9/30 390C ,  G09G3/20 642K ,  G09G3/20 680H ,  G09G3/20 624B ,  G09G3/20 621K ,  G09G3/20 611J ,  G09G3/36 ,  H05B33/12 B ,  H05B33/14 A ,  H05B33/26 Z ,  G02F1/1368 ,  G09G3/20 641E ,  G09G3/20 650C ,  G09G3/20 611A ,  G09G3/20 631B
Fターム (76件):
2H092GA11 ,  2H092JA24 ,  2H092JB21 ,  2H092JB22 ,  2H092JB31 ,  2H092NA25 ,  2H092PA01 ,  2H092PA06 ,  2H092PA13 ,  3K107AA01 ,  3K107BB01 ,  3K107BB07 ,  3K107CC02 ,  3K107CC31 ,  3K107DD39 ,  3K107EE03 ,  3K107EE07 ,  3K107HH04 ,  5C006AA02 ,  5C006AA13 ,  5C006AA14 ,  5C006AA17 ,  5C006AB01 ,  5C006AF03 ,  5C006AF04 ,  5C006AF07 ,  5C006AF23 ,  5C006AF44 ,  5C006AF47 ,  5C006AF69 ,  5C006AF71 ,  5C006BB16 ,  5C006BC06 ,  5C006BC12 ,  5C006BC16 ,  5C006BF02 ,  5C006BF15 ,  5C006BF45 ,  5C006FA03 ,  5C006FA12 ,  5C006FA29 ,  5C006FA37 ,  5C006FA47 ,  5C006FA56 ,  5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080DD02 ,  5C080DD08 ,  5C080DD26 ,  5C080EE01 ,  5C080EE19 ,  5C080EE21 ,  5C080EE26 ,  5C080EE29 ,  5C080EE31 ,  5C080FF11 ,  5C080GG05 ,  5C080GG08 ,  5C080GG15 ,  5C080GG17 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5C080KK04 ,  5C080KK07 ,  5C094AA22 ,  5C094AA43 ,  5C094BA03 ,  5C094BA27 ,  5C094CA20 ,  5C094DB04 ,  5C094HA03 ,  5C094HA08 ,  5C094HA10
引用特許:
出願人引用 (1件)
  • 発光装置
    公報種別:公開公報   出願番号:特願2000-336454   出願人:株式会社半導体エネルギー研究所
審査官引用 (8件)
全件表示

前のページに戻る