静電力低減のためのパターン付きサセプタ

発明者： , ,
出願人/特許権者：
代理人 (1件)：長谷川芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-120230
公開番号（公開出願番号）：特開平8-070034
出願日： 1995年05月18日
公開日（公表日）： 1996年03月12日
要約：

【要約】【目的】サセプタ上でのウェハの固着を防止すること。【構成】サセプタは、高い部分及び低い部分からなる2つ以上の領域を有する表面パターンを備える。この高低部分からなる領域は、互いに同一面上にあって処理用ウェハを支持する頂部を有する長方形又は正方形のディンプル付きパターンとなることが可能である。高い領域と低い領域は1点から広がっているような波形としてもよい。この領域では各波の頂部が、処理されるべきウェハを置くことができる仮想平面を形成する。高い領域と低い領域の組合せにより、ウェハとサセプタ間の平均間隔を増大させ、処理ハードウェア及びウェハ間において処理中の電界によって形成される静電結合(固着力)を低減させ或は消去する。ディンプル付きパターンは、機械加工により形成でき、また処理ハードウェア部分の表面を加工する化学的・電気的エッチングを使用することにより形成することもできる。

請求項（抜粋）：

高い領域と低い領域からなるパターンを含む頂部表面(topsurface )を有する略平坦なプレートを備えており、前記高い領域が一組の最上部表面を有し、前記最上部表面の組が、基板を前記プレートの前記頂部表面に載置しているときに前記基板を支持する仮想平面を全体で(collectively)画成する、基板を支持するための装置。

IPC (4件)：

H01L 21/68 , H01L 21/205 , H01L 21/3065 , B23Q 3/15

引用特許：

審査官引用 (16件)

セラミツク製静電チヤツク
公報種別：公開公報出願番号：特願平3-157207 出願人：京セラ株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-020216 出願人：セイコーエプソン株式会社
半導体装置
公報種別：公開公報出願番号：特願平4-024512 出願人：ローム株式会社

全件表示

前のページに戻る