特許
J-GLOBAL ID：200903087942631689
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-209991
公開番号（公開出願番号）：特開平10-056147
出願日： 1996年08月08日
公開日（公表日）： 1998年02月24日
要約：
【要約】【課題】 電荷保持特性の良好なDRAMメモリセルを得る。【解決手段】 1)MOS FET を有し,該MOS FET のしきい値電圧制御用のチャネル領域と同導電型不純物が該チャネル領域及びソースまたはドレインのどちらか一方に導入されてなる半導体装置,2)基板上にゲート電極を形成し,ソースまたはドレインのどちらか一方のみを開口するマスクを該基板上に形成し,該開口よりチャネル領域と同導電型不純物を斜め方向から該基板にイオン注入する工程を含む,3)斜め方向からイオン注入を複数の方向または連続して異なる方向から行う,4)前記1記載の半導体装置がDRAMである,5)DRAMの製造工程において,基板上にゲート電極を形成し, その上に被着された絶縁膜にビット線のコンタクトホールを形成し,次いで該コンタクトホールよりチャネル領域と同導電型不純物を斜め方向から該基板にイオン注入する工程を含む。
請求項（抜粋）：
MOS FET を有し,該MOS FET のしきい値電圧制御用のチャネル領域と同導電型不純物が該チャネル領域及びソースまたはドレインのどちらか一方に導入されてなることを特徴とする半導体装置。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 21/265
, H01L 29/78
H01L 27/10 671 Z
, H01L 21/265 V
, H01L 21/265 F
, H01L 29/78 301 H
