特許
J-GLOBAL ID：200903088249242918

レベルシフタ

発明者：
青木 淳一

青木 淳一 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 徳丸 達雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-318488
公開番号（公開出願番号）：特開2004-153689
出願日： 2002年10月31日
公開日（公表日）： 2004年05月27日
要約：
【課題】入出力信号の振幅差が大きい場合でも、高い動作周波数でデューティ比を変えることなく、高い精度で動作させるレベルシフタを提供する。【解決手段】レベルシフタは、各ソースに電源電圧Vddが印加され、各ドレインが相手方のゲートに接続されたトランジスタMP1,MP2と、各ゲートに信号Vin、VinBが印加され、各ドレインがトランジスタMP1、MP2のドレインに接続され、そのソースが接地されたトランジスタMN1、MN2を有する第1レベルシフタ1と、各ソースが接地され、各ドレインが相手方のゲートに接続されたトランジスタMN3、MN4と、各ソースに電源電圧Vddが印加され、各ゲートに信号Vin、VinBが印加され、各ドレインがトランジスタMN3、MN4のドレインに接続されたトランジスタMP3、MP4MP6とを有する第2レベルシフタ2とを備え、トランジスタMP1、MN3のドレイン同士を接続し、トランジスタMP2、MN4のドレイン同士を接続して構成される。【選択図】 図1
請求項（抜粋）：
第1の電源ラインと出力ノードとの間に接続された第1のトランジスタと、 前記出力ノードと第2の電源ラインとの間に接続された第2のトランジスタと、 前記第1の電源ラインと前記出力ノードとの間に接続された第3のトランジスタと、 前記出力ノードと前記第2の電源ラインとの間に接続された第4のトランジスタと、 入力信号が第1のレベルの時に前記第2のトランジスタを導通させると共に前記第4のトランジスタを導通させ、前記入力信号が第2のレベルの時に前記第3のトランジスタを導通させると共に前記第1のトランジスタを導通させる制御回路とを備え、 前記第1のトランジスタのゲート耐圧は前記第3のトランジスタのゲート耐圧よりも小さく、前記第4のトランジスタのゲート耐圧は前記第2のトランジスタのゲート耐圧よりも小さいことを特徴とするレベルシフタ。
IPC (2件)：
H03K19/0185 ,  H03K5/02
FI (2件)：
H03K19/00 101E ,  H03K5/02 L
Fターム (15件)：
5J039CC04 ,  5J039CC18 ,  5J039KK10 ,  5J039KK34 ,  5J039MM06 ,  5J056AA00 ,  5J056AA11 ,  5J056BB18 ,  5J056BB21 ,  5J056CC21 ,  5J056DD13 ,  5J056DD29 ,  5J056EE07 ,  5J056FF08 ,  5J056KK01
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM