メモリアクセス方法及びその装置

発明者： , , , , , , , , ,
出願人/特許権者：
代理人 (1件)： ▲高▼須宏
公報種別：公開公報
出願番号（国際出願番号）：特願平11-305170
公開番号（公開出願番号）：特開2001-125834
出願日： 1999年10月27日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】本発明はメモリアクセス方法及びその装置に関し、フラッシュROM等の記憶データを安全に保持、更新可能なメモリアクセス方法及びその装置の提供を課題とする。【解決手段】 CPU101とデータ書換可能な不揮発性のメモリ12との間に介在してCPU101からの各種メモリアクセスに係る指令を実行制御するメモリアクセス方法であって、CPU101からのメモリアクセスに係る指令を解析し、解析した指令に従って対応するメモリアクセスの実行制御に係る状態信号及び該状態信号に対応するメモリアクセスの制御信号を生成すると共に、メモリ12の実動作状態を監視して前記状態信号をシーケンシャルに変化させ、かつ該状態信号の最終的な変化をもってCPU101にメモリアクセス完了の状態を通知する。

請求項（抜粋）：

CPUとデータ書換可能な不揮発性のメモリとの間に介在してCPUからの各種メモリアクセスに係る指令を実行制御するメモリアクセス方法であって、CPUからのメモリアクセスに係る指令を解析し、解析した指令に従って対応するメモリアクセスの実行制御に係る状態信号及び該状態信号に対応するメモリアクセスの制御信号を生成すると共に、メモリの実動作状態を監視して前記状態信号をシーケンシャルに変化させ、かつ該状態信号の最終的な変化をもってCPUにメモリアクセス完了の状態を通知することを特徴とするメモリアクセス方法。

IPC (5件)：

G06F 12/16 310 , G06F 12/16 , G06F 12/00 560 , G06F 12/00 571 , G06F 12/06 522

FI (5件)：

G06F 12/16 310 C , G06F 12/16 310 G , G06F 12/00 560 A , G06F 12/00 571 A , G06F 12/06 522 B

Fターム (12件)：

5B018GA06 , 5B018GA07 , 5B018HA04 , 5B018KA01 , 5B018KA02 , 5B018KA12 , 5B018KA22 , 5B018MA05 , 5B018NA06 , 5B018QA16 , 5B060CA05 , 5B060MM03

引用特許：

出願人引用 (11件)

フラッシュメモリ制御装置
公報種別：公開公報出願番号：特願平7-175658 出願人：株式会社リコー
半導体デバイス制御装置および半導体デバイス制御方法
公報種別：公開公報出願番号：特願平9-189889 出願人：株式会社東芝, 東芝コンピュータエンジニアリング株式会社
フラッシュメモリ
公報種別：公開公報出願番号：特願平6-165859 出願人：インテル・コーポレーション

全件表示

審査官引用 (11件)

フラッシュメモリ制御装置
公報種別：公開公報出願番号：特願平7-175658 出願人：株式会社リコー
半導体デバイス制御装置および半導体デバイス制御方法
公報種別：公開公報出願番号：特願平9-189889 出願人：株式会社東芝, 東芝コンピュータエンジニアリング株式会社
フラッシュメモリ
公報種別：公開公報出願番号：特願平6-165859 出願人：インテル・コーポレーション

全件表示

前のページに戻る