特許
J-GLOBAL ID:200903088570397028

記憶素子及びメモリ

発明者:
出願人/特許権者:
代理人 (2件): 角田 芳末 ,  磯山 弘信
公報種別:公開公報
出願番号(国際出願番号):特願2005-001847
公開番号(公開出願番号):特開2006-190838
出願日: 2005年01月06日
公開日(公表日): 2006年07月20日
要約:
【課題】 スピン注入効率を改善することにより、情報の記録に要する電流を低減することができる記憶素子を提供する。【解決手段】 情報を磁性体の磁化状態により保持する記憶層17を有し、この記憶層17に対して中間層16を介して磁化固定層19が設けられ、積層方向に電流を流すことにより、記憶層17の磁化の向きが変化して、記憶層17に対して情報の記録が行われる記憶素子10において、記憶層17がNiFe合金を主成分として成る構成とする、又は、記憶層17を構成する磁性体のダンピング定数αがα<0.015を満足する構成とする。【選択図】 図1
請求項(抜粋):
情報を磁性体の磁化状態により保持する記憶層を有し、 前記記憶層に対して、中間層を介して磁化固定層が設けられ、 前記記憶層がNiFe合金を主成分として成り、 積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる ことを特徴とする記憶素子。
IPC (8件):
H01L 27/105 ,  H01L 21/824 ,  H01F 10/14 ,  H01F 10/16 ,  H01F 10/32 ,  H01F 41/18 ,  H01L 43/08 ,  H01L 43/10
FI (8件):
H01L27/10 447 ,  H01F10/14 ,  H01F10/16 ,  H01F10/32 ,  H01F41/18 ,  H01L43/08 M ,  H01L43/08 Z ,  H01L43/10
Fターム (13件):
5E049AA04 ,  5E049AA07 ,  5E049BA25 ,  5E049CB01 ,  5E049GC04 ,  5F083FZ10 ,  5F083JA02 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA60 ,  5F083PR22 ,  5F083PR33
引用特許:
出願人引用 (1件) 審査官引用 (4件)
全件表示
引用文献:
前のページに戻る