特許
J-GLOBAL ID：200903088778326191
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
須藤 克彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-139693
公開番号（公開出願番号）：特開2007-311584
出願日： 2006年05月19日
公開日（公表日）： 2007年11月29日
要約：
【課題】ボッシュプロセスを利用して形成されたビアホールを有する半導体装置の製造方法において、ビアホール内での均一な成膜を達成することを目的とする。【解決手段】マスク層2をマスクとし、ボッシュプロセスを利用して半導体基板1の一方の面から他方の面方向へエッチングし、当該半導体基板1の所定領域を貫通するビアホール3を形成する。次に、マスク層2を除去する。次に、ドライエッチング法によりスキャロップ形状4を除去し、ビアホール3の内壁面を平坦化させる。続いて、ビアホール3内に絶縁膜やバリア層などを均一に成膜する。【選択図】図1
請求項（抜粋）：
半導体基板をプラズマエッチングするプラズマエッチング工程と、
前記プラズマエッチング工程により形成された溝の内壁に保護膜を堆積させるプラズマデポジション工程と、
前記プラズマエッチング工程と前記プラズマデポジション工程とを交互に繰り返すことで前記半導体基板に開口部を形成する工程と、
前記半導体基板の開口部の内壁を平坦化する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (1件)：
Fターム (46件)：
5F033HH07
, 5F033HH11
, 5F033HH13
, 5F033HH17
, 5F033HH18
, 5F033HH21
, 5F033HH23
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ07
, 5F033JJ17
, 5F033JJ18
, 5F033JJ21
, 5F033JJ23
, 5F033JJ32
, 5F033JJ33
, 5F033JJ34
, 5F033KK08
, 5F033KK09
, 5F033KK11
, 5F033MM05
, 5F033MM08
, 5F033MM13
, 5F033MM30
, 5F033NN06
, 5F033NN07
, 5F033PP14
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033QQ07
, 5F033QQ08
, 5F033QQ09
, 5F033QQ11
, 5F033QQ12
, 5F033QQ13
, 5F033QQ28
, 5F033QQ37
, 5F033RR04
, 5F033RR06
, 5F033RR21
, 5F033SS11
, 5F033TT07
, 5F033VV07
, 5F033XX02
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
