特許
J-GLOBAL ID：200903024470612730

半導体装置の製造方法、半導体装置、及び電子機器

発明者：
松尾 剛秀

松尾 剛秀 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 渡邊 隆 ,  志賀 正武 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2003-082965
公開番号（公開出願番号）：特開2004-296488
出願日： 2003年03月25日
公開日（公表日）： 2004年10月21日
要約：
【課題】積層された半導体チップの接合強度が高く、これにより高い信頼性を確保することができる半導体装置の製造方法及び半導体装置、並びに当該半導体装置を備える電子機器を提供する。【解決手段】電子回路が形成された能動面10aを有する基板10を、能動面10a側から異方性エッチングによりエッチングし、全体に亘って幅がほぼ同一な孔部H3を形成する。次に、孔部H3の幅を大きく広げることなく、等方性エッチングにより孔部H3の底面を曲面にする。形成した孔部H3に金属を埋め込んで接続端子を形成し、基板10の裏面をエッチングして埋め込み形成した接続端子の一部を基板10の裏面から露出させる。【選択図】 図3
請求項（抜粋）：
電子回路が形成された能動面を有する基板の当該能動面側の一部に、幅が全体に亘って開口部の幅とほぼ同一の孔部を形成する孔部形成工程と、 前記孔部における底面の幅を前記開口部の幅とほぼ同一に保ったまま、当該底面を曲面にする曲面形成工程と、 前記孔部に金属を埋め込んで前記電子回路の外部電極となる接続端子を形成する接続端子形成工程と、 前記基板の裏面に対して処理を行い、前記接続端子の一部を露出させる露出工程と を含むことを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L25/065 ,  H01L21/3205 ,  H01L21/60 ,  H01L23/12 ,  H01L25/07 ,  H01L25/18
FI (5件)：
H01L25/08 Z ,  H01L21/88 J ,  H01L21/92 602Z ,  H01L21/92 604Z ,  H01L23/12 L
Fターム (37件)：
5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH23 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ23 ,  5F033KK08 ,  5F033KK11 ,  5F033KK18 ,  5F033KK33 ,  5F033MM08 ,  5F033MM13 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033PP12 ,  5F033PP15 ,  5F033PP19 ,  5F033PP20 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033RR22 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033TT02 ,  5F033VV07 ,  5F033XX00
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM