特許
J-GLOBAL ID:200903088857192176

半導体素子の高誘電率キャパシター及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-004122
公開番号(公開出願番号):特開平9-129850
出願日: 1996年01月12日
公開日(公表日): 1997年05月16日
要約:
【要約】【課題】本発明の目的は、高集積DRAMに適用し得る半導体素子の高誘電率キャパシター及びその製造方法を提供しようとするものである。【解決手段】Pt層及びTiN層を有した多層形の電極構造を夫々個別的にエッチングせず、単一のマスク段階で一挙にエッチングして形成し、製造工程を単純化し得る半導体素子の高誘電率キャパシター及びその製造方法が提供されている。
請求項(抜粋):
半導体素子の高誘電率キャパシターであって、基板上に第1絶縁膜が形成され、該第1絶縁膜上に第2絶縁膜が形成され、それら第1絶縁膜及び第2絶縁膜の中央部位に側壁が形成され、該側壁に連続して下方向きに接続溝が食刻形成され、それら側壁及び接続溝上にキャパシター第1電極のTiN層及びPt層が夫々順次形成され、該キャパシター第1電極上に誘電層が形成され、該誘電層上にキャパシター第2電極が形成され、てなる半導体素子の高誘電率キャパシター。
IPC (7件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/205 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822
FI (6件):
H01L 27/10 621 C ,  H01L 21/205 ,  H01L 21/28 301 C ,  H01L 21/90 C ,  H01L 27/04 C ,  H01L 27/10 651
引用特許:
審査官引用 (14件)
全件表示

前のページに戻る