デバイス用溝構造体の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：高山宏志
公報種別：公開公報
出願番号（国際出願番号）：特願2002-294595
公開番号（公開出願番号）：特開2004-088042
出願日： 2002年10月08日
公開日（公表日）： 2004年03月18日
要約：

【課題】形状の整った溝配線要素を有するデバイスを容易に製造するためのデバイス用溝構造体の製造方法を提供する。【解決手段】下部配線61が形成された絶縁層60に、多孔質low-k膜62、純水に溶解する犠牲膜63、反射防止膜64、レジスト膜65を逐次形成し、レジスト膜65を所定のパターンで露光、現像して、レジスト膜65に所定の回路パターンを形成する。次いで多孔質low-k膜62にビアホール62aが形成されるようにウエハWをエッチング処理し、続いてウエハWを過酸化水素水で処理してレジスト膜65を変質させ、さらに犠牲膜63が純水で溶解されるようにウエハWを洗浄液で処理することによって、レジスト膜65と反射防止膜64をウエハWから剥離する。これにより絶縁膜62に損傷を与えることなく、形状精度に優れたビアホール62aが形成される。【選択図】図6

請求項（抜粋）：

配線のための溝を有するデバイス用溝構造体の製造方法であって、基板上に絶縁膜を形成する工程と、前記絶縁膜上に所定の液体に溶解する犠牲膜を形成する工程と、前記犠牲膜上に所定のパターンを有するエッチングマスクを形成する工程と、前記絶縁膜にビアホールが形成されるように前記基板をエッチング処理する工程と、前記犠牲膜が前記所定の液体で溶解されるように前記基板を前記液体で処理することによって前記エッチングマスクを前記基板から剥離させる工程と、を有することを特徴とするデバイス用溝構造体の製造方法。

IPC (1件)：

H01L21/768

FI (1件)：

H01L21/90 A

Fターム (7件)：

5F033KK08 , 5F033KK11 , 5F033MM01 , 5F033MM02 , 5F033QQ02 , 5F033RR29 , 5F033XX03

引用特許：

審査官引用 (10件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平11-183908 出願人：株式会社東芝
特開昭62-136028
特開昭62-293238

全件表示

前のページに戻る