半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2006-224332
公開番号（公開出願番号）：特開2006-318647
出願日： 2006年08月21日
公開日（公表日）： 2006年11月24日
要約：

【課題】駆動電源電圧を低下させながら、セルコア部のアクセスを高速化させることで、低電圧化された電源電圧に対して、セルコア部と周辺回路との総合的なアクセス速度の低下を抑止した半導体記憶装置の提供。【解決手段】セルコア部20、周辺回路10を、電源電圧VDDで駆動し、セルコア部20のワード線等の制御信号に供給される昇圧電圧VBOOSTは、電源電圧VDDに依存しない定電圧が供給され、周辺回路10からセルコア部20への制御信号の遷移タイミング、及び/又は、前記制御信号のパルス幅を規定する信号を生成する回路が、信号の遅延を、供給される電源電圧の低下に対して遅延時間が短縮するという特性を有する遅延回路11を用いて行う。【選択図】図6

請求項（抜粋）：

複数のメモリセルがアレイ状に配置されてなるメモリセルアレイと、供給される電源電圧に依存しない定電圧を駆動電圧として入力し、選択されたワード線を前記定電圧で駆動するワード線駆動回路と、を備え、選択されたビット線の振幅の高位側電圧は前記電源電圧とされる、ことを特徴とする半導体記憶装置。

IPC (3件)：

G11C 11/407 , H03K 5/14 , G11C 11/403

FI (3件)：

G11C11/34 354C , H03K5/14 , G11C11/34 371J

Fターム (22件)：

5J001AA00 , 5J001AA05 , 5J001AA11 , 5J001BB00 , 5J001BB08 , 5J001BB12 , 5J001CC03 , 5J001DD03 , 5J001DD06 , 5M024AA44 , 5M024BB27 , 5M024DD87 , 5M024GG01 , 5M024HH03 , 5M024HH09 , 5M024HH13 , 5M024KK22 , 5M024PP01 , 5M024PP02 , 5M024PP03 , 5M024PP07 , 5M024PP10

引用特許：

審査官引用 (9件)

特開平4-103092
半導体メモリ
公報種別：公開公報出願番号：特願平3-212548 出願人：日本電気株式会社
半導体メモリ装置
公報種別：公開公報出願番号：特願平4-001015 出願人：日本電気株式会社

全件表示

前のページに戻る