特許
J-GLOBAL ID：200903089513588557

半導体装置及びその製造方法

発明者：
佐次田 直也

佐次田 直也 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2002-255036
公開番号（公開出願番号）：特開2004-095861
出願日： 2002年08月30日
公開日（公表日）： 2004年03月25日
要約：
【課題】層間絶縁膜に覆われるキャパシタの特性を良好にすることができる半導体装置及びその製造方法を提供すること。【解決手段】シリコン基板(半導体基板)1の上方に形成された第1の層間絶縁膜(第1絶縁膜)と、第1の層間絶縁膜11上に形成され且つ下部電極16a、誘電体膜17a及び上部電極18aを有するキャパシタ20と、キャパシタ20及び第1層間絶縁膜11の上方に形成された第4の層間絶縁膜(第2絶縁膜)26と、キャパシタ20及びその周辺の上方であって第4の層間絶縁膜26の上に形成され且つ第4の層間絶縁膜26とは逆の方向の応力を有する金属パターン31とを有することを特徴とする半導体装置による。【選択図】 図13
請求項（抜粋）：
半導体基板の上方に形成された第1絶縁膜と、 前記第1絶縁膜上に形成され且つ下部電極、誘電体膜及び上部電極を有するキャパシタと、 前記キャパシタ及び前記第1絶縁膜の上方に形成された第2絶縁膜と、 前記キャパシタ及びその周辺の上方であって前記第2絶縁膜の上に形成され且つ前記第2絶縁膜とは逆の方向の応力を有する金属パターンと を有することを特徴とする半導体装置。
IPC (2件)：
H01L27/105 ,  H01L27/10
FI (2件)：
H01L27/10 444B ,  H01L27/10 481
Fターム (35件)：
5F083AD21 ,  5F083AD49 ,  5F083FR02 ,  5F083GA27 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA33 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083KA01 ,  5F083KA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083PR03 ,  5F083PR06 ,  5F083PR21 ,  5F083PR34 ,  5F083PR39 ,  5F083PR40 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR46 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083PR56
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM