特許
J-GLOBAL ID：200903089608279756
記憶システム及び記憶制御装置
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
上村 輝之
, 宮川 長夫
, 中村 猛
公報種別：公開公報
出願番号（国際出願番号）：特願2003-337239
公開番号（公開出願番号）：特開2005-107645
出願日： 2003年09月29日
公開日（公表日）： 2005年04月21日
要約：
【課題】 外部の記憶資源を内部の記憶資源として仮想化することにより、記憶資源を有効利用すること。【解決手段】 第1の記憶制御装置20は、LUN103から接続されるLDEV(論理デバイス)102と、LDEV102の下位に接続されるVDEV(仮想デバイス)101との多層の記憶階層を有する。VDEV101の少なくとも1つは、外部の記憶制御装置40A〜Dの有する記憶資源をマッピングすることにより構成されている。マッピングする際に、ストライプやRAID等の機能を追加することができる。外部の記憶資源を仮想的な内部の記憶資源として使用することで、通常の内部ボリュームに対して適用可能な各種機能(リモートコピー、可変ボリューム機能等)を、仮想的な内部ボリュームにも使用することができ、利用の自由度が高まる。【選択図】 図2
請求項（抜粋）：
第1の記憶制御装置と第2の記憶制御装置とを通信可能に接続して構成され、上位装置からのリクエストに応じたデータ処理を行う記憶システムであって、
前記第1の記憶制御装置は、前記上位装置によりアクセスされる少なくとも1つ以上の論理ユニットと、この論理ユニットと少なくとも1つ以上の記憶デバイスとを接続するようにして設けられる少なくとも1つ以上の中間記憶階層とを備えており、
前記中間階層のうち少なくとも1つは、前記第2の記憶制御装置が有する記憶デバイスに接続されている記憶システム。
IPC (1件)：
FI (2件)：
G06F3/06 301J
, G06F3/06 540
5B065BA01
, 5B065CA11
, 5B065CA30
, 5B065CE06
出願人引用 (3件)
審査官引用 (10件)
全件表示
前のページに戻る
